求助DDR的接口设计

yuanpin318 · 发表于 2009-11-24 15:17:14

DLL can dynamic selection, nomally delay DQS 90 degree. it's enough.

azhao · 发表于 2009-11-24 16:36:35

是，但是dll需要稳定时间，我的系统是上来就要干活的
比如DQS过来，第一个周期我就要采数据，而DLL还没有稳定呢

foggerwoody · 发表于 2009-11-25 17:07:54

学习学习

gaopeng828 · 发表于 2009-11-25 17:34:31

好好学习一下吧。

pkf690801 · 发表于 2009-11-27 07:16:57

.............................................................

bithxm · 发表于 2009-11-27 14:31:28

用mig产生一个就好了，管脚分配要合适。

smilesly · 发表于 2009-11-27 16:38:19

1# azhao

就我了解到的，DDR控制器PLL是必须的，DLL应该不是必须的~~
具体不了解，看哪个大虾给点说明~

ddale · 发表于 2009-11-27 16:44:55

在FPGA上实现起来比较麻烦，可以用其提供的PLL／DLL来调整相位。在IC，就需要用PHY了，其中主要就是DLL部分。一般是有模拟电路设计完成的。

azhao · 发表于 2009-11-29 20:08:16

有人用纯数字逻辑实现过没？急

laiyinhate · 发表于 2010-7-19 17:52:29

学习中

站长推荐 /1