设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › xilinx clocking wizard动态重配中怎样配置DAADDR,DCLK, ...
返回列表 发新帖
查看: 1621|回复: 1

[求助] xilinx clocking wizard动态重配中怎样配置DAADDR,DCLK,DI？最好给出一个实例代码

[复制链接]
lidadan00
发表于 2015-9-5 14:34:50 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
想要使用DCM的动态重配功能，不知道DADDR[6:0],DI[15:0],DCLK这些输入端口怎样用，希望可以给出实例代码详细说明一下。
动态, 最好

相关帖子
回复

举报

3011204070
发表于 2017-4-14 14:54:39 | 显示全部楼层
楼主会用了吗？可以讲一下吗？
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 03:48 , Processed in 0.019242 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表