FPGA从IBUF到OBUF的最短路经

cuizehan · 发表于 2011-3-29 16:59:48

回复 10# hllyh

400MHz，而且是DDR的
不过virtex-6的FPGA可以支持667MHz的DDR信号

hllyh · 发表于 2011-3-30 16:22:27

本帖最后由 hllyh 于 2011-3-30 16:24 编辑

400MHz的总线中串一个设备(FPGA)，不可想象啊。

eaglesmiling · 发表于 2017-3-30 09:50:31

FPGA Editor的含义就是要你理解FPGA内部资源的分布，一开始就要考虑时钟的整体布局布线，把时钟定好后才能有最佳的FPGA性能，就近走时钟资源的布局布线，一旦要设计FPGA的PCB，那就要根据管脚来分配全局的时钟设计

14268297 · 发表于 2017-4-10 15:28:55

确实这样，没办法。

cyzhai · 发表于 2017-4-11 09:41:50

学习了

[求助] FPGA从IBUF到OBUF的最短路经