tetramax sim patterns problem

otogyg · 发表于 2012-4-19 12:29:12

回复 20# clean_water

如果排除环境设置问题，那vcs用命令行就很简单。下面是我的命令行的参数设置，仅供参考。

-debug_pp -LDFLAGS -rdynamic +maxdelays +delay_mode_path +neg_tchk -l vcs.log

+acc+4 +v2k -negdelay +iopath+edge+match +pathpulse -P 后面是.tab &.a

其中有些参数和时序反标有关的。有几个是临时加上去的，我也不记得具体含义了，你可以查手册。

另外，我是一开始是用ncsim跑的，后来反标有问题，就临时改用vcs，跑完后发现也有同样的问题。

最后问题解决后就没用过vcs了。

clean_water · 发表于 2012-4-19 17:07:47

回复 21# otogyg

哈哈，谢谢大神~~~

otogyg · 发表于 2012-4-19 17:56:23

回复 22# clean_water

不客气！

demonsolar · 发表于 2012-11-9 12:47:27

回复 10# otogyg

stil2verilog 的feature是什么啊,能告诉以下么?

weifangwei86 · 发表于 2014-9-14 20:46:49

It's helpful for me, thanks!

llongice9 · 发表于 2014-10-13 16:47:36

本帖最后由 llongice9 于 2014-10-13 16:52 编辑

各位好，目前用VCS仿真tetraMAX生成的pattern，有一些mismatch，后来想把这几条（5条）mismatch的pattern直接删掉，并提供一个删掉后的coverage，但是怎么也找不到如何处理，不知各位有什么方法吗？急等！！
ps： tetraMAX版本 H-2013.03 sp5

francis001 · 发表于 2017-5-8 15:16:29

thanks for replay！

[求助] tetramax sim patterns problem

站长推荐 /2