在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: 547420883

[讨论] 哪位大牛谈一谈数字前端设计的学习步骤是?

[复制链接]
发表于 2017-4-17 14:45:45 | 显示全部楼层
做项目,找个大牛带着
发表于 2017-4-17 16:21:48 | 显示全部楼层
数字电路、Verilog FPGA开发设计软件
发表于 2017-5-15 00:37:18 | 显示全部楼层
回复 10# hlr1993


   软件能转代码,但是转出来的代码效率一般比较差,凑合用用没问题,但是要结合架构,时序,算法通盘考虑,这个软件是做不到的。光写代码的确没啥技术含量,重要的是深入理解设计需求,制定相应的整体结构,确定软硬划分及最终实现方案。
发表于 2017-5-15 09:16:33 | 显示全部楼层
Digital front-end designer 不只是verilog,以下是我的觀點
1. 電子電路,組合邏輯的了解
2. HDL - Verilog or VHDL 的熟練 and "thinking in hardware".
3. Perl / TCL script.
4. UNIX c-shell, sed, awk.
5. C / C++
6. Timing concept.
7. EDA tool
    a. Simulator - Modelsim, VCS, NC-verilog
    b. Debugger -  Verdi, nLint
    c. Synthesis - DesignCompiler, RTL Compiler
    d. STA - PrimeTime, ETS
    Nice to have
    e. equivalence-checking - Conformal , Formality.
配合上自己的專業,例如Network, Video/Image, USB or SATA link layer
應該可以成為不錯的Digital Front-end engineer.
互勉之
发表于 2017-5-17 23:30:30 | 显示全部楼层
回复 1# 547420883


   你需要看一本书《胡说IC》,想要知道芯片设计流程请看我的博客,有详细介绍,或许会有帮助,里面有数字前端要用到的工具列举。http://www.eetop.cn/blog/html/30/1638430.html   我就是来推荐博客的。有问题,多交流,个人理解有误的地方请多多指教。
 楼主| 发表于 2017-5-18 21:58:44 | 显示全部楼层
回复 14# wythelin

谢谢!
 楼主| 发表于 2017-5-18 21:59:38 | 显示全部楼层
回复 15# tfpwl_lj
哈哈,可以可以。交个朋友。
 楼主| 发表于 2017-5-18 22:03:36 | 显示全部楼层
回复 13# andyme

例如,面积,速度的折中。这个需要用经验衡量的。而且时序做的好不好直接影响到后端的APR。
发表于 2017-5-21 20:50:08 | 显示全部楼层
回复 17# 547420883


   我今天写了篇数字IC设计的学习步骤,有兴趣可以去看看。另外,对于后面我提的问题,如果能解答,将不胜感激!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-12 02:33 , Processed in 0.027436 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表