在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
[求助] 求助:artix7的综合与实现为何慢如蜗牛? mulover76 2017-8-24 52986 huster 2017-8-25 08:26
[求助] do we have tools(programs) could translate synopsys.src to synopsys.lpd xiaoyisimonguo 2017-8-25 02462 xiaoyisimonguo 2017-8-25 01:08
[求助] set_multicycle_path 约束 -setup 0, -hold 1 dyytx 2017-8-23 43010 dyytx 2017-8-24 21:01
[求助] 请问,数据编码用FPGA 实现,数据速率是什么关系呢? lailix 2017-8-23 32325 whz7783478 2017-8-24 20:30
[讨论] 自制的logic分析仪的软核 user123random 2017-8-24 02286 user123random 2017-8-24 18:49
[求助] create_clock之后,generate_clock -combinational ,两个时钟之间的沿是默认对齐 dyytx 2017-8-23 22897 杰克淡定 2017-8-24 15:59
[讨论] 有关双网络双光纤FPGA传输卡  ...23 freefpga007 2017-7-27 239347 freefpga007 2017-8-24 11:40
[讨论] zynq7000 hefuzhang 2017-8-16 12563 hefuzhang 2017-8-23 23:55
[求助] 两块fpga开发板之间如何发送接收数据 sywwww 2017-8-22 63667 zhangbinsniper 2017-8-23 21:52
[招聘] 北京航空航天大学高精尖中心高薪诚聘博士后-人工智能处理器方向 baiwujushi 2017-8-23 03421 baiwujushi 2017-8-23 13:15
[求助] fpga不做时序约束会不会出现时序违规  ...23 南盗 2012-9-23 2313050 菜鸟2009 2017-8-23 10:11
[求助] 求助一个全局时钟的问题 Dream_cluster 2017-8-21 74037 殷工 2017-8-22 19:14
[讨论] 请教大家,eMMC协议中的动态容量管理是必须要实现的吗? - [已解决] fkl523 2016-3-4 65765 inrtpnhn 2017-8-22 09:20
[求助] FPGA布局布线问题求教 gwl0609 2012-6-10 46440 crazyhertz007 2017-8-22 00:24
[求助] 请教:如何在Quartus中手动调整布局布线  ...2 andorxor 2010-3-1 1118396 crazyhertz007 2017-8-22 00:19
[讨论] altera片子综合时fitter setting的seed做什么用的? daneast 2017-8-21 23750 daneast 2017-8-21 17:16
[求助] 谁有Managed Ethernet Switch这个IP kkchao 2017-8-17 12536 江山无限辉 2017-8-21 09:25
[求助] Altera 与 Xilinx 光纤通信时丢数问题 昶橙子 2017-8-18 73624 zhangbinsniper 2017-8-20 19:53
[求助] 安装Synopsys公司的DC软件installer时,source选择路径出现路径无效是什么原因呢? - [悬赏 10 信元资产] mofeizq 2017-8-16 43675 mofeizq 2017-8-19 10:42
[求助] 请问有谁转让不用pcie开发板,性价比高点 seablue520 2017-8-19 12359 weila9 2017-8-19 10:36
[求助] 请教一个Altera开发板PCIE问题,急!! 爱阳阳963 2017-8-7 54960 asyou 2017-8-18 16:19
[求助] 设计任意占空比任意奇分频电路?  ...2 houjibin 2010-3-23 1310140 QQben 2017-8-18 13:16
[求助] 奇数分频器  ...2 hxy110 2017-5-22 139875 QQben 2017-8-18 13:08
[求助] .lib文件cell的写法 yh1011 2017-8-18 02301 yh1011 2017-8-18 09:07
[原创] FPGA硬件加速平台  ...2 freefpga007 2017-7-19 196502 freefpga007 2017-8-18 08:29
[求助] quartusII's signaltapII sample rate多少??? tezhi 2017-7-29 73039 18601159496 2017-8-17 16:42
[求助] 请教一下,dc综合关于门控时钟的问题  ...23 cx60208472 2014-7-16 2414704 window_blinds 2017-8-17 15:50
[求助] 求助xilinx ise14.7编译modelsim10.1c出现的问题 chang75161 2017-8-16 12882 chang75161 2017-8-16 19:05
[求助] upf中power switch如何对不同电压进行选择 xsqnk 2017-8-15 13470 sdlyyuxi 2017-8-16 16:03
[求助] 请教一个关于srio gen2的问题  ...234 bjh552125624 2017-7-13 3911643 qiurijian 2017-8-16 11:54
[求助] 怎么画Y=(A*B)'+C*(D+E)的CMOS门级电路图呢???谁能给我画一下,谢谢了。。。 青青。子衿 2017-8-15 32430 成长的山羊 2017-8-16 11:46
[求助] vivado ILA 常量 成谶 2017-8-16 02616 成谶 2017-8-16 11:31
[求助] SRIO仿真遇到的问题与思考 qiurijian 2017-8-12 44224 qiurijian 2017-8-16 11:12
[求助] TSMC DFFSRcell的问题 fhy420462303 2016-11-17 23568 fhy420462303 2017-8-16 10:36
[求助] ARM Memory IP产生 sukong123 2017-8-15 12930 zhangguo1286 2017-8-15 22:04
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 用户协议&隐私声明| 版权投诉通道| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-12-29 15:02 , Processed in 0.040968 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块