EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 9 |主题: 31133|排名: 13

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 263 264 265 266267268 269 270 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 串口转PS2接口	谁枫而飘 2017-7-5	32691	大林 2017-7-6 09:12
[其它] 承接fpga项目	沛凝一鸣 2017-7-3	34066	菜鸟要飞 2017-7-6 08:32
[招聘] 【联发科技MTK北京】招聘：DFT工程师	MTK北京 2017-7-5	02826	MTK北京 2017-7-5 19:17
[求助] 哪里能找到数字ic前端相关项目呢？	zxlzzp 2017-7-5	01479	zxlzzp 2017-7-5 17:14
[原创] GTX的时钟设置有所不解，求解答。 ...2	qiurijian 2017-6-22	147263	qiurijian 2017-7-5 15:42
[求助] 求指导，verilog语言	jiannanc 2017-7-5	01454	jiannanc 2017-7-5 15:30
[原创] axi bridge for pcie	milo222 2016-12-23	43632	milo222 2017-7-5 11:19
[求助] Qutus编译出错 loop with non-constant loop condition must terminate within 250	winthony 2011-8-22	811175	哦秘咖 2017-7-5 10:05
[求助] ZYNQ Central DMA IP核使用问题	jiage001 2016-6-29	54701	江山无限辉 2017-7-4 20:35
[求助] FPGA设计中的复位问题	yypeng 2017-6-28	43041	yypeng 2017-7-4 18:24
[求助] 关于Xilinx的.xst文件的生成	yinqiao0810 2017-7-4	02380	yinqiao0810 2017-7-4 14:50
[求助] 有人用过Quartus II的LVDS_tx核吗？	wangcaibaobao9 2017-7-4	02094	wangcaibaobao9 2017-7-4 13:07
[求助] 求助如何从近似周期性矩形波中求出特定一段的宽度？	630134326 2017-7-3	33075	630134326 2017-7-4 11:18
[求助] 求四视频输入信号同时在一个界面输出的代码模板	jiannanc 2017-7-4	01795	jiannanc 2017-7-4 11:02
[求助] 高速传输数据的延时有什么讲究	qiurijian 2017-7-4	02076	qiurijian 2017-7-4 10:15
[求助] 有没有 vcs中 RIF（ram initial file）文件格式说明？	a64thlon 2017-7-1	11976	a64thlon 2017-7-4 00:31
[原创] 求助？多重驱动问题，	lailix 2017-7-3	44202	lailix 2017-7-3 21:20
[求助] synopsys 安装求助 ...2 3	jzhao918 2010-2-23	2413658	guangli89 2017-7-3 15:17
[求助] Verilo简介快速的取余	hxy110 2017-7-1	12217	huster 2017-7-3 12:13
[求助] cyclone V altlvds 问题请教	liuc110 2017-6-5	53288	liuc110 2017-7-3 10:40
[求助] 关于vivado里嵌入microblaze的问题	zybsds 2017-7-3	02222	zybsds 2017-7-3 10:24
[原创] MEMS Vibratory Gyroscopes	gaozhiqiang 2014-10-23	63193	vincenth 2017-7-1 23:47
[求助] 组合逻辑中使用延时语句可以综合么？	547420883 2017-5-19	82856	yypeng 2017-7-1 14:49
[原创] FPGA中FIR IP核的初始延时问题	fwzfwz11 2017-6-30	23654	fwzfwz11 2017-7-1 10:07
[原创] StarRC内部拟合ITF文件的模型是什么？	xudisw 2014-5-22	58278	dotana 2017-7-1 09:22
[求助] 关于create_generate_clock ...2	xiaowang8900 2017-6-26	137103	masaka_xlw 2017-7-1 01:49
[求助] modelsim仿真通过，chipscope仿真不过	辛格威尔 2017-6-29	32210	rickleaf 2017-6-30 21:10
[求助] FFT的复用是否合理？	qiurijian 2017-6-30	22285	qiurijian 2017-6-30 17:27
[求助] 有关sv读ram的问题	清风403 2017-6-30	01356	清风403 2017-6-30 17:25
[求助] 请教数字IC设计入门需要学习什么内容	13980909461 2017-6-19	22627	arthur_wang_orz 2017-6-30 17:21
给未来的电子设计工程师 ...2 3 4 5 6..11	bryan_wang 2006-11-27	10233933	2740710202 2017-6-30 16:33
[求助] H.264 Evaluation License	kharthik 2017-2-23	12416	asic_service 2017-6-30 16:20
[求助] 求一个异步和同步FIFO的verilog代码及测试代码。	qwer20 2017-6-22	12148	2740710202 2017-6-30 16:12
[求助] ip核 example design 假如参数修改又当如何？	qiurijian 2017-6-29	52812	qiurijian 2017-6-30 15:58
[求助] AURORA 建链不稳	ykq19880104 2016-3-22	56135	chaoyangtianxia 2017-6-30 12:28

1 ... 263 264 265 266267268 269 270 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 9 |主题: 31133|排名: 13

快速发帖

浏览过的版块

站长推荐 /1