EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31161|排名: 7

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 260 261 262 263264265 266 267 ... 891 / 891 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 需要综合器件9.6.2 的synplify没有，请问解决方法	18813292959 2017-7-25	01672	18813292959 2017-7-25 01:21
[转贴] 异步同步复位	sjs132 2017-7-24	02508	sjs132 2017-7-24 21:34
[求助] wire型变量加 (KEEP="TRUE") 依然被优化	3008202060 2017-7-7	22863	星见 2017-7-24 17:24
[求助] crc实现 ...2	574920045 2013-6-6	1913167	myfpga 2017-7-24 16:12
[求助] FIFO ip最后一个数据会在下一个读出周期读出 ...2	soledad_chao 2016-9-23	187718	lxq124lxq 2017-7-24 14:25
[资料] 全局时钟资源的使用方法（转载）	wsz561208 2015-10-22	53753	kevinbaiwls 2017-7-24 12:59
[求助] 自己写的UART自发自收有问题，请高手指教 ...2	heningbo 2011-3-11	198588	殷工 2017-7-24 12:15
[求助] Vivodo 在Artix7中Setup time violation	hcliang 2017-7-21	83740	hcliang 2017-7-24 11:21
[原创] 在modelsim中如何导入Altera的LPM（IP库编译）	hudson1011 2010-9-19	55619	tanchuanchao@16 2017-7-23 22:43
[求助] 请问高云的FPGA如何 ...2	easyma 2015-4-29	109542	iidestiny 2017-7-23 21:24
[讨论] ddr3求助。 ...2 3	王洁 2016-3-9	2515659	clmlplg 2017-7-23 16:09
[求助] 向大神求助	Dream_cluster 2017-7-23	23174	江山无限辉 2017-7-23 14:41
[求助] 我初学FPGA,做模块前仿真，输入值都是高阻值（Z）,位宽自己检查也正确,能解答感激不尽	newlearner1 2017-7-23	11527	江山无限辉 2017-7-23 14:40
[求助] Arria10平台，lvds参考时钟能否驱动不同bank的LVDS SERDES Receiver？	grayfox9999 2017-7-13	74662	grayfox9999 2017-7-22 19:31
[求助] xilinx a7 FPGA PCI IP 问题	knightdream 2017-7-22	12685	wqqcil 2017-7-22 16:21
[求助] 多时钟域问题，快时钟对慢时钟采样，设置不正确 ...2	analog大魔头 2017-7-20	126575	analog大魔头 2017-7-22 15:32
[求助] Target library contains no replacement for register '***'	317095564 2011-8-15	68124	zhongxg 2017-7-22 15:27
[求助] Vivado不能完整编译modelsim器件库	tori128 2017-7-22	02086	tori128 2017-7-22 11:50
[求助] 求助xc7z045的sd卡启动问题	ycptju 2017-7-21	02262	ycptju 2017-7-21 22:23
[求助] 求教Xinlinx的GTX问题	suicone 2017-7-19	92952	zhangbinsniper 2017-7-21 19:41
[求助] FPGA如何产生锯齿波	kynszbd1 2017-7-21	02193	kynszbd1 2017-7-21 18:22
[求助] 新手求问门控时钟为什么是下降沿打一拍（对于上升沿的系统时钟），而不是上升沿	小猪不雷人 2017-7-21	23241	杰克淡定 2017-7-21 17:13
[资料] 明德扬点拨FPGA课程分享---第六章 Testbench的编写	mdykj33 2015-11-26	22085	QQben 2017-7-21 14:41
[求助] 跨时钟域FIFO的老话题：快时钟域的地址信息如何同步到慢时钟域？	sharpwinner 2012-10-25	86202	chinest2010 2017-7-21 14:40
[求助] PCIE BAR是什么？怎么设置	谁枫而飘 2017-7-21	02160	谁枫而飘 2017-7-21 14:34
[求助] 慢时钟域采样快时钟域信号	analog大魔头 2017-7-19	94892	gaurson 2017-7-21 13:51
[原创] 【明德扬视频分享】--点拨FPGA课程第十六章流水线设计	mdykj33 2015-11-3	82670	abner_cheng 2017-7-21 11:15
[求助] 求助xilinx的serdes仿真问题	dongdong602 2017-7-20	63313	qiurijian 2017-7-21 09:21
[求助] xilinx如何调用生成的硬宏单元	xiangql 2011-9-9	85288	李炳1991 2017-7-20 22:14
[求助] PCIE中的TLP包头中的Byte4-Byte8的数据具体应该是什么？	杨义 2017-7-19	22986	杨义 2017-7-20 20:43
[求助] 关于数据更新时刻的问题 ...2	艾克0928 2017-7-13	155585	殷工 2017-7-20 20:20
[求助] 【求助】vivado debug/chipscope问题一直处于IDLE状态	tianyizhiyu 2016-3-30	66766	成谶 2017-7-20 14:45
[求助] 新手求助关于chipscope 出现 waiting for upload的问题	wushang 2014-3-19	24114	成谶 2017-7-20 14:44
[求助] bram的如何存储数据	niuniu1022 2017-7-17	63700	niuniu1022 2017-7-20 14:11
[原创] [Verilog]关于reg型变量赋初值的问题	akqkq 2017-7-17	914496	江山无限辉 2017-7-20 12:05

1 ... 260 261 262 263264265 266 267 ... 891 / 891 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31161|排名: 7

快速发帖

浏览过的版块

站长推荐 /1