数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 16 |主题: 31363|排名: 9

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 260 261 262 263264265 266 267 ... 897 / 897 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 下面我又有问题了，关于SRAM的地址线与数据线，请看图，简单。	qiurijian 2017-9-14	78960	qiurijian 2017-9-16 20:27
[求助] 新版本的quartus打不开旧版quartus生成的IP核	qiurijian 2017-9-16	02304	qiurijian 2017-9-16 10:48
[求助] 请教Virtex5 RocketIO GTX 关于SATA comma对齐问题 ...2	goswami 2014-8-1	119546	SATA毕设好难 2017-9-16 09:37
[求助] LFSR多项式中的X代表什么？	luchuyu 2017-5-7	34770	masaka_xlw 2017-9-16 04:43
[求助] Synopsys 仿真求助	ziki16 2017-9-7	63217	ziki16 2017-9-16 04:41
[求助] vivado 约束求助	我要反三俗 2017-9-10	12329	殷工 2017-9-15 15:16
[求助] virtex 4 回读数据不对	冰馨若颜 2017-9-15	02266	冰馨若颜 2017-9-15 14:38
[转贴] test	jackzhang 2017-9-15	12476	piigle 2017-9-15 11:42
[求助] FPGA怎么对IO端口进行过压保护	谁枫而飘 2017-9-15	03263	谁枫而飘 2017-9-15 10:48
[求助] DESIGN COMPILER / SGE	tjbobo 2013-4-10	12997	vitohong 2017-9-15 10:26
[求助] 工作选择	黎释注册 2017-9-11	73519	superhorsemmc 2017-9-15 08:51
[求助] ISE14.7三种工况下的时序	maopaodeyu 2017-9-14	03159	maopaodeyu 2017-9-14 21:46
[原创] XILINX_如何使用IBERT_PALTEK_PALLETS	PALLETS 2017-9-14	02092	PALLETS 2017-9-14 14:15
[求助] 关于DC保持时间的问题	renfz 2017-9-12	73736	yanrenyi 2017-9-14 12:43
[求助] 跨时钟域同步电路有问题要请教。附有电路图，简单明了。 ...2	qiurijian 2017-9-12	114613	qiurijian 2017-9-14 09:29
[求助] 怎么用quartus prime pro仿真程序，联合modelsim也可以？求解答	zbsoso 2017-9-13	02570	zbsoso 2017-9-13 21:20
[求助] 高速PWM设计	hityult 2017-9-11	24272	江山无限辉 2017-9-13 18:19
[求助] 如何在Design Compiler中打开.db文件？	86497689 2010-11-11	56127	tabata 2017-9-13 17:10
[求助] 关于IIC通信协议的从机Verilog实现 ...2	西门电工 2017-8-30	1010808	joysymbol 2017-9-13 13:53
[原创] 抢先发布_ H.265H.264 ZCU106	PALLETS 2017-9-13	02985	PALLETS 2017-9-13 13:38
谁有MJPEG 或JPEG2000 IP啊 ...2 3 4	hypee 2004-6-2	3922441	gaogangjie 2017-9-13 09:46
[求助] dc 导入的后缀名是 vg的是什么文件？	wide_road 2017-9-1	35340	wide_road 2017-9-13 09:22
[求助] 请问有人用过V7 SRIO的软复位（link request）功能吗？	zero551 2017-9-12	02809	zero551 2017-9-12 16:30
[讨论] pcie msi	lzjx 2017-9-8	24117	cf_kibby@qq.com 2017-9-12 11:28
[求助] nc verilog仿真错误	冰馨若颜 2017-9-7	63043	gaurson 2017-9-11 15:28
[求助] vcs2014不支持verdi联合仿真么	wangyangcha 2017-9-11	02097	wangyangcha 2017-9-11 11:34
[求助] fir滤波器零点极点意义	110500623 2011-8-22	98247	qiurijian 2017-9-10 15:31
[原创] Altera开发板与xilinx开发板对比	liang5293392 2017-9-7	15915	jojofarmer 2017-9-10 11:37
[原创] 【分享】自己有关FPGA项目的经验之谈	telewuhun 2017-9-9	33110	jojofarmer 2017-9-10 11:22
[求助] 定点除法高精度 ...2	ppolw 2017-9-7	107658	jojofarmer 2017-9-10 11:11
[求助] datasheet中的时序图都用什么软件画的？	pxpeng 2017-8-3	43558	bidoy 2017-9-9 23:51
[求助] 非顶层文件输入输出接口需要设置input_delay和output-delay吗？	hhxxttxssunny 2017-9-9	12771	bidoy 2017-9-9 23:35
[求助] modelsim #Error loading design ...2	obgnahs 2012-6-12	1010311	bidoy 2017-9-9 23:21
[求助] 如何综合生成输入的上拉电阻和输出的OBUFT？	xyx_xt 2017-9-8	33603	everhappy 2017-9-9 19:47
[求助] 基于FPGA的BCH编解码算法的实现	Mayicao 2017-9-8	23249	Mayicao 2017-9-9 17:36

1 ... 260 261 262 263264265 266 267 ... 897 / 897 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 16 |主题: 31363|排名: 9

快速发帖

浏览过的版块

站长推荐 /1