在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[求助] 集成MAC和PHY的10兆Ethernet控制器,调试前需要实现网络层和传输层协议吗? attachment  ...2 cyberly 2012-11-12 107072 vagin-ay 2017-7-10 18:59
[求助] 询问FPGA和PC机之间的通讯 mlqe 2017-5-9 73058 huszhusz 2017-7-10 14:54
[求助] ISE报的错误不知道如何解决,有谁能救救我??? mslzt 2017-7-10 02437 mslzt 2017-7-10 11:52
[原创] 做了个经典FPGA高级验证板,源码分享,讨论开发经验 attach_img feihu612 2015-9-7 32864 泪相随 2017-7-10 10:51
[讨论] 多路选择器如何设计更好(case与3目选择操作) harry_hust 2017-6-15 95162 哦秘咖 2017-7-10 10:39
CRC 循环冗余校验码 attachment  ...2 huangzilai 2008-1-3 145505 vinocherish 2017-7-10 10:36
[求助] 哪里可以获得优秀的代码资源? 谁枫而飘 2017-6-25 22118 泪相随 2017-7-10 10:27
[求助] cycloneIV E 的内核电压1.2的电流需要多大? 听海的风7583 2017-7-8 22666 zhangbinsniper 2017-7-9 20:40
[求助] 请教异步FIFO  ...2 tttt1111tt 2014-7-19 159462 xiangchengsun 2017-7-9 16:50
[求助] 异步FIFO指针同步的疑问 smile_di 2011-10-10 65741 xiangchengsun 2017-7-9 16:32
[求助] quartus的顶层是bdf类型文件,能用modelsim进行仿真吗? jinsongpo1234 2011-6-21 55393 lionard 2017-7-9 13:10
[讨论] 《数字VLSI芯片设计——使用Cadence和Synopsys CAD工具(英文版)》这本书怎么样  ...2 speedUp 2011-7-19 157707 ssdd_yy 2017-7-8 21:27
[求助] CentOS无法打开 未雨 2017-7-8 01618 未雨 2017-7-8 17:39
[求助] 关于fpga中整数运算问题 dawkins 2017-7-8 02081 dawkins 2017-7-8 16:11
[求助] silvaco仿真横向ldmos caogensk 2011-5-3 85689 静物 2017-7-8 14:58
[求助] CentOS无法打开 未雨 2017-7-8 01627 未雨 2017-7-8 11:06
[资料] ZYNQ FPGA attach_img 优数科技 2017-7-6 12655 江山无限辉 2017-7-7 21:51
[求助] #在vivado中的调ADC模块Y遇到时序错误 kynszbd1 2017-7-7 22128 kynszbd1 2017-7-7 21:47
[求助] 请问根据幅度和相位,如何得到 IQ两路呢? rf_mw 2017-7-5 42708 qiurijian 2017-7-7 21:05
[求助] 对信号加(*keep = "ture"*)会影响程序最后的功能的吗 3008202060 2017-5-12 53867 江山无限辉 2017-7-7 18:12
[求助] 求入门教程vivado kynszbd1 2017-4-20 22006 kynszbd1 2017-7-7 17:32
[求助] 【求助】modelsim自动化打印coverage save huxiaozhu 2017-7-7 02031 huxiaozhu 2017-7-7 11:25
[求助] 下面这个错误怎么解决? attach_img djqlyy 2017-7-5 42746 djqlyy 2017-7-7 10:38
悬赏 [求助] verilog语言编写的 - [已解决] jiannanc 2017-7-6 72619 jiannanc 2017-7-7 09:26
[原创] 关于Vivado调用ModelSIM的问题??? lailix 2017-7-5 11906 lailix 2017-7-7 08:53
[求助] 各位兄台,使用VHDL编写TestBench的时候,怎么直接读取子模块里的信号啊? blue_algae 2014-3-12 23697 新嘴小王安子 2017-7-7 08:44
[其它] fpga培训 沛凝一鸣 2017-7-3 44671 441307320 2017-7-7 08:15
[求助] Xilinx PowerPC应用 441307320 2017-7-6 01835 441307320 2017-7-6 16:55
[求助] ISE联合modelsim attach_img hxy110 2017-7-3 32058 hxy110 2017-7-6 11:18
[求助] verilog语言编写的 jiannanc 2017-7-6 01799 jiannanc 2017-7-6 11:09
[求助] 怎样查找到开发板上的以太网PHY地址(已解决)? yangkaiqu 2012-11-26 45993 江山无限辉 2017-7-6 09:56
[求助] 请教以太网缓存的问题  ...2 123zxc123 2011-1-25 104998 江山无限辉 2017-7-6 09:51
[求助] ISE在map阶段报MapLib:979的错,请帮忙看下 orlye 2014-5-28 39890 nnmm587 2017-7-6 09:35
[求助] 串口转PS2接口 谁枫而飘 2017-7-5 32590 大林 2017-7-6 09:12
[其它] 承接fpga项目 沛凝一鸣 2017-7-3 33965 菜鸟要飞 2017-7-6 08:32
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-5 20:52 , Processed in 0.030770 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块