在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
red hat 没有uncompress怎么办? fugangxu 2008-6-24 54221 intern7 2017-8-29 18:41
[求助] 悬赏求助用FPGA实现找最小的N个值 - [悬赏 10 信元资产] 越是故乡明 2017-8-27 22921 qiurijian 2017-8-29 16:05
[求助] 关于FPGA做DSP的外扩RAM问题 leeslyy 2016-7-8 23606 leeslyy 2017-8-29 15:18
[资料] QuestaSim10.0b下载 li_fyy 2014-6-11 83628 icwangrui 2017-8-29 10:10
[求助] 求ISE12.1版本的license文件! xyx_xt 2017-8-29 01734 xyx_xt 2017-8-29 10:05
[讨论] pcie TLP的传输 谁枫而飘 2017-8-17 73658 谁枫而飘 2017-8-29 08:46
[求助] artix7实现sata控制器  ...2 jxlannie 2016-10-24 148598 SATA毕设好难 2017-8-28 23:03
[求助] xilinx的A7系列的 serdes GTP如果不使用的话,电源管脚如何处理? qqfishboy 2017-8-22 13594 cast_2011 2017-8-28 20:18
[活动] 【Zynq征文】ZedBoard典型运用电路图 精华1  ...23 gaochy1126 2013-2-20 2725444 szmyyl000 2017-8-28 14:28
[求助] 关于QuestaSim的下载 pupengpu 2014-8-18 94331 zhangjunhbxf 2017-8-27 22:14
[原创] questasim10.2c破解为(float)多窗口, wsz561208 2016-10-11 13399 zhangjunhbxf 2017-8-27 22:13
[求助] verilog中条件编译问题,大牛快来啊啊啊  ...2 zxxqs 2012-3-5 169765 meiming 2017-8-27 17:31
[求助] 仿真出错为什么呢?? lailix 2017-8-24 53553 meiming 2017-8-27 17:20
[求助] RTP协议的FPGA实现 daohuozhe 2017-8-27 12617 daohuozhe 2017-8-27 12:13
[讨论] Verilog如何实现小数除法? fkl523 2014-1-2 77047 新嘴小王安子 2017-8-27 11:29
[活动] 【zynq征文】u-boot编译 精华1 huxiaokai2005 2013-1-30 76879 haibinlus 2017-8-27 10:12
[求助] viviado仿真 kynszbd1 2017-8-26 14357 黑桃ACE 2017-8-26 23:13
[讨论] 关于Verilog中时钟切换问题 princecity 2017-8-26 12869 杰克淡定 2017-8-26 17:29
[求助] 求助viviado中加入microblaze的使用方法 kynszbd1 2017-8-23 22327 kynszbd1 2017-8-26 14:33
[求助] 如何计算多个信号与操作 anpingbo 2017-8-26 01689 anpingbo 2017-8-26 11:56
[求助] SOPC里自定义组件调用的问题 不是归人 2017-8-25 22536 不是归人 2017-8-25 20:32
请教Altera FPGA的LVDS接口怎样用  ...2 manonroad 2004-11-11 1117265 codefarm 2017-8-25 16:04
[求助] CYCLONE上的LVDS通信问题  ...2 z000356 2010-3-16 118945 codefarm 2017-8-25 15:55
[求助] 请问altera fpga存储器epcs是nAND FLASH吗  ...2 gx221008 2017-7-20 106716 gx221008 2017-8-25 09:46
[求助] eMMC坏块管理 inrtpnhn 2017-8-22 47583 E_career 2017-8-25 09:35
[求助] 求助:artix7的综合与实现为何慢如蜗牛? mulover76 2017-8-24 52753 huster 2017-8-25 08:26
[求助] do we have tools(programs) could translate synopsys.src to synopsys.lpd xiaoyisimonguo 2017-8-25 02394 xiaoyisimonguo 2017-8-25 01:08
[求助] set_multicycle_path 约束 -setup 0, -hold 1 dyytx 2017-8-23 42833 dyytx 2017-8-24 21:01
[求助] 请问,数据编码用FPGA 实现,数据速率是什么关系呢? lailix 2017-8-23 32172 whz7783478 2017-8-24 20:30
[讨论] 自制的logic分析仪的软核 user123random 2017-8-24 02164 user123random 2017-8-24 18:49
[求助] create_clock之后,generate_clock -combinational ,两个时钟之间的沿是默认对齐 dyytx 2017-8-23 22788 杰克淡定 2017-8-24 15:59
[讨论] 有关双网络双光纤FPGA传输卡  ...23 freefpga007 2017-7-27 238779 freefpga007 2017-8-24 11:40
[讨论] zynq7000 hefuzhang 2017-8-16 12450 hefuzhang 2017-8-23 23:55
[求助] 两块fpga开发板之间如何发送接收数据 sywwww 2017-8-22 63424 zhangbinsniper 2017-8-23 21:52
[招聘] 北京航空航天大学高精尖中心高薪诚聘博士后-人工智能处理器方向 baiwujushi 2017-8-23 03249 baiwujushi 2017-8-23 13:15
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-20 21:00 , Processed in 0.055228 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块