EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31133|排名: 13

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 253 254 255 256257258 259 260 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] FPGA怎么对IO端口进行过压保护	谁枫而飘 2017-9-15	03120	谁枫而飘 2017-9-15 10:48
[求助] DESIGN COMPILER / SGE	tjbobo 2013-4-10	12780	vitohong 2017-9-15 10:26
[求助] 工作选择	黎释注册 2017-9-11	73246	superhorsemmc 2017-9-15 08:51
[求助] ISE14.7三种工况下的时序	maopaodeyu 2017-9-14	02993	maopaodeyu 2017-9-14 21:46
[原创] XILINX_如何使用IBERT_PALTEK_PALLETS	PALLETS 2017-9-14	01992	PALLETS 2017-9-14 14:15
[求助] 关于DC保持时间的问题	renfz 2017-9-12	73508	yanrenyi 2017-9-14 12:43
[求助] 跨时钟域同步电路有问题要请教。附有电路图，简单明了。 ...2	qiurijian 2017-9-12	114194	qiurijian 2017-9-14 09:29
[求助] 怎么用quartus prime pro仿真程序，联合modelsim也可以？求解答	zbsoso 2017-9-13	02409	zbsoso 2017-9-13 21:20
[求助] 高速PWM设计	hityult 2017-9-11	23850	江山无限辉 2017-9-13 18:19
[求助] 如何在Design Compiler中打开.db文件？	86497689 2010-11-11	55840	tabata 2017-9-13 17:10
[求助] 关于IIC通信协议的从机Verilog实现 ...2	西门电工 2017-8-30	1010277	joysymbol 2017-9-13 13:53
[原创] 抢先发布_ H.265H.264 ZCU106	PALLETS 2017-9-13	02895	PALLETS 2017-9-13 13:38
谁有MJPEG 或JPEG2000 IP啊 ...2 3 4	hypee 2004-6-2	3921079	gaogangjie 2017-9-13 09:46
[求助] dc 导入的后缀名是 vg的是什么文件？	wide_road 2017-9-1	35020	wide_road 2017-9-13 09:22
[求助] 请问有人用过V7 SRIO的软复位（link request）功能吗？	zero551 2017-9-12	02506	zero551 2017-9-12 16:30
[讨论] pcie msi	lzjx 2017-9-8	23823	cf_kibby@qq.com 2017-9-12 11:28
[求助] nc verilog仿真错误	冰馨若颜 2017-9-7	62841	gaurson 2017-9-11 15:28
[求助] vcs2014不支持verdi联合仿真么	wangyangcha 2017-9-11	01991	wangyangcha 2017-9-11 11:34
[求助] fir滤波器零点极点意义	110500623 2011-8-22	97860	qiurijian 2017-9-10 15:31
[原创] Altera开发板与xilinx开发板对比	liang5293392 2017-9-7	15574	jojofarmer 2017-9-10 11:37
[原创] 【分享】自己有关FPGA项目的经验之谈	telewuhun 2017-9-9	32887	jojofarmer 2017-9-10 11:22
[求助] 定点除法高精度 ...2	ppolw 2017-9-7	107016	jojofarmer 2017-9-10 11:11
[求助] datasheet中的时序图都用什么软件画的？	pxpeng 2017-8-3	43349	bidoy 2017-9-9 23:51
[求助] 非顶层文件输入输出接口需要设置input_delay和output-delay吗？	hhxxttxssunny 2017-9-9	12510	bidoy 2017-9-9 23:35
[求助] modelsim #Error loading design ...2	obgnahs 2012-6-12	109891	bidoy 2017-9-9 23:21
[求助] 如何综合生成输入的上拉电阻和输出的OBUFT？	xyx_xt 2017-9-8	33386	everhappy 2017-9-9 19:47
[求助] 基于FPGA的BCH编解码算法的实现	Mayicao 2017-9-8	23059	Mayicao 2017-9-9 17:36
[求助] Error: ModelSim Error: cycloneii_atoms.v(5354) 代表什么错误?	nono2000 2012-12-18	812772	夜未央298 2017-9-9 14:29
[求助] 提升运行电压，对建立时间和保持时间不准确有没有改善效果？	木一时 2017-9-6	92580	木一时 2017-9-8 14:26
[原创] PLL生成时钟的相位问题	yhmwjmm 2016-1-5	24196	yhmwjmm 2017-9-8 13:21
[求助] 图像Bayer模式下寻找最亮点	谁枫而飘 2017-9-7	22343	darrenxu 2017-9-8 00:59
[求助] RC振荡器	普雅花 2017-9-7	02314	普雅花 2017-9-7 17:08
[求助] RAM的初始文件.MIF的问题	djqlyy 2017-9-7	12297	djqlyy 2017-9-7 13:20
[求助] serdes和lvds的问题请教	codefarm 2017-8-25	33049	荒漠小草 2017-9-7 13:00
[求助] 关于vivado和modelism的关联问题	mengyuwei290 2016-10-24	27695	22851956qq 2017-9-7 11:34

1 ... 253 254 255 256257258 259 260 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31133|排名: 13

快速发帖

浏览过的版块

站长推荐 /1