数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31070|排名: 14

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 249 250 251 252253254 255 256 ... 888 / 888 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] 求指教：ISE布线不通过 ...2	linghuqiubai 2014-12-31	1110275	linghuqiubai 2017-9-29 09:01
[求助] assign a=fn(b[31：0])；求助	12089044 2017-8-2	52453	教父 2017-9-28 19:34
[求助] setup/hold的launch和capture都在同一个沿	dyytx 2017-8-31	54218	教父 2017-9-28 19:26
[讨论] 关于芯片的复位处理	xiaowang8900 2017-9-3	22707	教父 2017-9-28 19:15
[讨论] 关于clock_uncertainty	xiaowang8900 2017-9-7	53049	教父 2017-9-28 19:13
[讨论] 保持时间不足，求解	夜未央298 2017-9-9	43268	教父 2017-9-28 19:12
[求助] 时序分析求助默认的hold check edge	dyytx 2017-9-9	31963	教父 2017-9-28 19:09
[求助] link_path 是dc 的保留變量嗎？	wide_road 2017-9-21	12271	snq31418 2017-9-28 15:47
[求助] 关于dc中source脚本的问题	renfz 2017-9-23	84362	snq31418 2017-9-28 09:03
[求助] 作为前端设计想学习系统架构求问SystemC的价值大么	bibbyever 2017-9-27	11748	masaka_xlw 2017-9-28 01:10
[求助] scanout怎么判断哪段逻辑出错？	dyytx 2017-9-27	01496	dyytx 2017-9-27 23:49
[原创] LED全彩控制4CE10/4CE6 方案, 用嵌入式Cortex mcu 拓展加功能	altagate 2017-6-23	12282	cikulangsat 2017-9-27 22:47
[资料] 该贴过期编辑 ...2 3 4 5	designstart 2014-3-7	4317496	cikulangsat 2017-9-27 22:37
[讨论] verdi和vcs联合使用的必要性？	河源皮 2017-9-25	54029	河源皮 2017-9-27 16:48
[求助] synopsys EDA套件我在安装scl-11.5的时候出现以下警告	苍天有井自来空 2017-9-27	01829	苍天有井自来空 2017-9-27 16:35
[求助] FPGA里面到底什么是同源时钟？ ...2	YYFFLLMMNN 2016-8-30	158847	YYFFLLMMNN 2017-9-27 15:21
[讨论] 关于FPGA测不规则脉冲数，怎样才能不丢脉冲，测试与分析！ ...2	jlfeieee 2011-7-11	147417	YYFFLLMMNN 2017-9-27 14:49
[解决] 救助：请问以下电路图该如何去考虑，或者有啥比较好的资料	sz2018 2017-9-21	12071	PowerQ 2017-9-27 11:00
[解决] 求IUS92通过verdi2009 如何导出fsdb文件？？？？？？？——（问题以解决）	清水一杯 2012-11-7	912662	wlmwxm 2017-9-27 10:35
[求助] 请教ucf约束文件错误！ - [已解决]	godjohsn 2017-9-23	43080	godjohsn 2017-9-26 22:57
[求助] microblaze软核配置SOC寄存器时的编译问题	昶橙子 2017-9-26	01481	昶橙子 2017-9-26 17:21
[求助] 求好用的VHDL源代码格式化工具？	mobilefans 2017-9-24	22929	mobilefans 2017-9-25 23:42
[求助] altera fpga 的pcie 硬核心做host	745579593 2017-9-25	01947	745579593 2017-9-25 21:07
[原创] Altera FPGA PCI IP核调试问题请教	影落红尘 2017-9-25	02187	影落红尘 2017-9-25 14:48
[求助] 求教：mipi接口只有数据流却没有伴随时钟是怎么回事？	zjl2017 2017-9-25	02180	zjl2017 2017-9-25 12:10
[求助] windows 版本的quartus prime standard 16.1 工程移植到 linux 版本	Ramsey 2017-9-25	12180	himingway 2017-9-25 11:28
[讨论] 关于fomality	xiaowang8900 2017-9-21	32361	qladxk2008 2017-9-24 12:27
[求助] fpga的时钟管脚是否可以作为通用管脚IO	hrychris 2017-9-23	23416	hrychris 2017-9-24 10:57
[求助] 求组，xilinx板子里面用malloc申请地址出错	wengwenwen 2017-9-24	01757	wengwenwen 2017-9-24 10:24
[求助] PCI Root Complex design	张杰啊 2017-9-22	12367	pumpkin 2017-9-23 10:37
[讨论] ddr3带宽和计算包速率	huangxjmail 2015-3-20	12632	NANHU_BRUCE 2017-9-23 08:52
[求助] ddr3在example仿真成功后，利用userdesign设计	ottoane 2015-7-24	62905	NANHU_BRUCE 2017-9-23 08:51
[求助] ddr3 sdram ip的仿真	谁枫而飘 2015-11-18	12016	NANHU_BRUCE 2017-9-23 08:50
[求助] 写使能	哈哈1234 2017-9-22	32390	wide_road 2017-9-22 15:26
[求助] 我怎么理解不了，我觉得有问题，关于建立时间，保持时间 ...2	qiurijian 2017-9-12	163974	wide_road 2017-9-22 15:15

1 ... 249 250 251 252253254 255 256 ... 888 / 888 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31070|排名: 14

快速发帖

浏览过的版块

站长推荐 /1