数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31363|排名: 7

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 249 250 251 252253254 255 256 ... 897 / 897 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 请问一下，ISE综合的结果，怎样进行formality验证	chanon 2011-10-16	64275	zhangroot 2018-1-5 16:30
[求助] 对FPGA设计做formality过程中遇到的一点问题	odielpx 2011-10-30	87109	zhangroot 2018-1-5 16:11
[求助] NCSIM仿真 - [悬赏 100 信元资产]	小坤坤帅 2017-6-9	109177	tezhi 2018-1-5 15:02
[原创] 2017 全国大学生 FPGA 创新设计邀请赛完美收官 (附获奖名单)	jackzhang 2018-1-5	02633	jackzhang 2018-1-5 11:45
[求助] spartan6怎么实现串并转换 ...2	summuy 2012-4-13	108023	cuirukai 2018-1-4 21:26
[资料] coding style	244603253 2017-11-29	73719	涂满 2018-1-4 16:36
[求助] UVM在0时刻停止仿真	荆棘鸟OO 2018-1-4	02985	荆棘鸟OO 2018-1-4 14:35
[求助] 由prom向fpga配置不进去 ...2	qd0090 2010-5-3	126201	ydfq128 2018-1-3 19:00
[求助] ISE调用modelsim出错，求大神	HAORUIMIN 2018-1-3	01993	HAORUIMIN 2018-1-3 17:42
[求助] 请问哪位能够将Altera DDR PHY的dqs相关信号讲解一下，非常感谢！ ...2	amousea 2010-3-17	108497	caohua1986517 2018-1-3 16:12
[求助] XILINX FPGA 配置不上，求指导！	zhaoxunbo 2017-12-29	54088	zhaoxunbo 2018-1-3 15:27
[招聘] 找人开发 FPGA JESD204B高速接口	lanww 2017-5-22	12899	zyj2012 2018-1-2 16:11
DC安装磨难记 ...2 3 4 5	gdfhdfh 2008-8-23	4931231	azkandf 2018-1-2 15:12
[求助] HDL designer能不能加chipscope	luckylkun 2012-11-15	73761	doctor1988 2018-1-2 02:17
[原创] Xilinx SDSoC的License	fpga2018 2017-12-30	03087	fpga2018 2017-12-30 03:48
[求助] SRAM深度和宽度支持奇数么？	qingzg 2017-12-29	13463	yujuntao 2017-12-29 17:13
[求助] 边沿触发模块中是否可以到阻塞赋值	550503091 2017-12-29	33275	sdlyyuxi 2017-12-29 16:27
[求助] fpga论坛问一个matlab信号处理的问题会不会有人打我	qiurijian 2017-12-29	12060	YYFFLLMMNN 2017-12-29 13:56
[求助] 【求助】debussy编译vivado的ip核报错Actual for formal wea is not a signal	zhanyue1 2017-12-29	02745	zhanyue1 2017-12-29 10:50
[求助] zynq调试时出现Error opening JTAG UART @ localhost:-1	qq570327113 2017-10-18	58294	wangjun403 2017-12-28 21:53
[求助] DC 综合时候是否会对verilog中指定的cell进行优化替换	relyrenkai 2017-12-28	35289	sdlyyuxi 2017-12-28 18:29
[求助] 8b10b 算法求解	dyytx 2017-12-28	12808	dyytx 2017-12-28 17:23
[讨论] synplify如何保持reg名字不变	河源皮 2017-12-28	23220	vitohong 2017-12-28 16:40
[求助] 基础好不好，一个问题就够了，关于数字信号处理。	qiurijian 2017-12-23	22492	fascinate_lyd98 2017-12-28 15:20
[讨论] book for RTL designers	rocking_vlsi 2017-12-21	23248	风中飞 2017-12-28 15:02
[求助] FPGA内部的LUT-FF pairs是怎么计算的	hxy110 2017-12-27	35326	gaurson 2017-12-28 14:25
[求助] tcl script中能追踪查看定义的变量么	wangyangcha 2017-12-27	02272	wangyangcha 2017-12-27 11:14
[求助] LINUX下安装IC5141，但Verilog-XL不能用	61angel 2013-7-2	53832	rcliu1975 2017-12-27 09:34
[求助] 请问FPGA的LVCMOS33接口最快速率能跑多快？	fimwest 2017-12-26	02930	fimwest 2017-12-26 11:54
[求助] 请问如何设置IUS8.2 的字体大小	globaltrotter 2010-9-15	43721	tezhi 2017-12-26 11:49
[求助] 仿真看到高阻态，比较奇怪[已解决]	sdlyyuxi 2017-12-26	44940	sdlyyuxi 2017-12-26 10:50
[求助] 想用单个存储管模拟整个存储单元进行仿真验证，	swhisper1314 2017-12-26	02070	swhisper1314 2017-12-26 10:43
[求助] cache模块的设计方案	sunweipro 2017-12-25	12937	gdsgdj 2017-12-26 10:23
[求助] 请各位帮忙看看这道时序分析题	eda—wdy 2016-9-10	84592	yujuntao 2017-12-26 10:07
[求助] 用matlab画图与论文之间的关系。	qiurijian 2017-12-25	02365	qiurijian 2017-12-25 22:07

1 ... 249 250 251 252253254 255 256 ... 897 / 897 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31363|排名: 7

快速发帖

浏览过的版块

站长推荐 /1