数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31363|排名: 7

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 251 252 253 254255256 257 258 ... 897 / 897 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[讨论] vivado+modelsim支持systemverilog仿真么	sweet_liulang 2017-12-15	03248	sweet_liulang 2017-12-15 20:19
[求助] FPGA芯片外部的输入信号都要寄存吗	快乐小鱼 2017-12-13	32959	冲出藩篱 2017-12-15 18:34
[原创] 请教formality报error	atlandis 2016-7-20	23258	Anne_xiyuan 2017-12-14 19:26
[求助] PCIE核仿真，没有仿真结果 ...2 3	neufeifatonju 2014-2-26	2212645	文锋若风 2017-12-14 12:23
[原创] 谁能上传alintALINT 2012.12.SR的规则集的文件么	happygadbee 2017-12-13	12638	happygadbee 2017-12-13 15:44
[求助] signaltab 检测不到device	zhaoyang_yt 2017-12-12	12520	planet1997 2017-12-13 11:38
[原创] 请求帮助	Tony_yy 2017-12-7	33377	Tony_yy 2017-12-12 18:30
[求助] `ifdef 后可以跟运算符吗？？？ `ifdef A\|B ???	dyytx 2017-8-28	84152	gaurson 2017-12-12 13:39
[求助] Virtex-II 配置回读问题 ...2 3 4 5	zaner 2015-10-24	4717091	dreamfly123123 2017-12-12 11:51
[求助] synplify综合出的edf文件	河源皮 2017-12-12	03096	河源皮 2017-12-12 10:51
[求助] ZYNQ UltraScale+MPSOCs JTAG debug	jiemoyang 2017-12-12	02515	jiemoyang 2017-12-12 09:16
[求助] 关于Altera FPGA采用MAX器件实现动态加载的问题 ...2 3	IC.Michael 2017-10-16	238934	IC.Michael 2017-12-11 23:38
[求助] DC综合出的verilog网表导入cadence不太对	长河柱天 2017-12-11	12457	长河柱天 2017-12-11 22:09
[求助] DC report_area -hierarchy xxxx 报错	dyytx 2017-12-11	03004	dyytx 2017-12-11 20:04
[求助] vivado ILA调试问题	成谶 2017-12-11	02123	成谶 2017-12-11 11:02
[求助] if clk' event and clk='1'中clk上的单引号是什么意思？	wjxh950210 2017-12-10	13531	zsftm 2017-12-11 10:55
[资料] STK学习资料分享 ...2	damugua 2014-5-24	158858	菜鸟要飞 2017-12-11 09:18
[求助] 跪求memory compiler生成的一些存储器的行为级模型	baorihui 2017-12-7	12522	baorihui 2017-12-10 23:05
[求助] 输入端口激励问题，跪求 ...2	petrel87 2016-5-10	125467	raga21 2017-12-10 15:55
[原创] synopsys syn.2013.12-SP5-9_amd64 & common	guruzoa_naver 2015-7-5	43710	raga21 2017-12-10 15:07
[求助] 关于14443中PICC发送数据时候的前导参数设定TRO,TR1	851018986 2017-11-21	53161	xcan2012 2017-12-8 23:32
[求助] sparton6 rapidIO IP核改波特率怎么改参数	wxxhit 2017-12-8	02236	wxxhit 2017-12-8 21:58
[求助] 哪位大哥做过Sar ADC的数字补偿算法啊，求帮助。	jiananlion 2011-11-7	85757	ralphtwtw 2017-12-8 11:19
[求助] 请教大家关于pll的一个问题	hgh273747 2017-12-4	42843	ydfq128 2017-12-7 22:27
[求助] 请教，synplify综合中出现Latch-throughs are inserted...	ljxrsly 2017-12-7	02694	ljxrsly 2017-12-7 15:33
[讨论] 有没有使用leon3核的FPGA	ldl8023 2016-11-18	22642	dreamfly123123 2017-12-7 13:07
[求助] 关于FIFO工作异常的问题 ...2	jours 2017-11-19	198066	yypeng 2017-12-7 11:06
[求助] leon3的串口一直调不出来，有大神知道是怎么回事么	wanganhui787 2014-7-25	64366	sunrihui 2017-12-7 09:26
[解决] JTAG Instruction register length detection failed	johnakeke 2015-7-23	63499	sunrihui 2017-12-7 09:04
[求助] 紧急求助！使用GRMON对下载至ml510上的LEON3系统进行调试 ...2	jnxu2007 2011-8-5	1410343	sunrihui 2017-12-7 08:56
modelsim的错误！ ...2	arens 2004-12-30	1815621	zhangbinsniper 2017-12-6 22:22
[求助] 状态机综合后有毛刺如何解决 ...2	aiqiongqiong 2017-11-30	1210925	zhangbinsniper 2017-12-6 22:20
[求助] 请教一个有关pcie的问题	丧尸暴龙兽 2017-12-6	12685	zhangbinsniper 2017-12-6 22:18
[求助] Xilinx Spartan6的TRUE dual-port RAM两读两写的问题	wydxxzj@163.com 2017-12-6	02979	wydxxzj@163.com 2017-12-6 18:08
[原创] 请教生成bit的时候，没有相应的report	atlandis 2016-6-22	73712	pejoice 2017-12-6 17:40

1 ... 251 252 253 254255256 257 258 ... 897 / 897 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31363|排名: 7

快速发帖

浏览过的版块

站长推荐 /1