设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 状态机综合后有毛刺如何解决

12 / 2 页

发新帖

楼主: aiqiongqiong

[求助] 状态机综合后有毛刺如何解决

楼主| 发表于 2017-12-6 10:17:53 | 显示全部楼层

回复 10# sdlyyuxi
捕获.PNG

捕获.PNG

捕获1.PNG

这样看是不是可以，这个状态机里只有一个时钟，怎么处理跨时钟域问题

回复支持反对

发表于 2017-12-6 11:16:37 | 显示全部楼层

回复 11# aiqiongqiong

是的，另外，看你这个nstate->pstate跳转不是都正常吗

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2017-12-6 22:20:40 | 显示全部楼层

你RTL仿真都有毛刺？你状态机的所有用到的信号都同步化过么

回复支持反对

12 / 2 页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-23 06:04 , Processed in 0.015493 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表