EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31133|排名: 13

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 247 248 249 250251252 253 254 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] altera DDR3硬核 local_init_done一直为低	rae1020 2017-11-9	02556	rae1020 2017-11-9 18:21
[求助] XILINX ZC706开发套件使用问题	allenxixi 2017-11-9	12381	allenxixi 2017-11-9 15:41
[求助] 使用IBUFDS接收差分信号问题	expoed 2017-11-8	12695	ICTV 2017-11-9 15:36
[求助] DDR3初始化不成功 MIG KC705	linlf369 2016-11-14	75175	linlf369 2017-11-9 10:57
[讨论] 在viviado中用microblaze 的理解对吗？	kynszbd1 2017-11-7	12534	gdsgdj 2017-11-8 17:24
[求助] vivado 连接target老是出现同一个问题。	qiurijian 2017-11-8	23088	qiurijian 2017-11-8 16:01
[求助] vivado 差分信号引脚的约束	qiurijian 2017-11-2	88080	qiurijian 2017-11-8 11:10
[求助] 哪位大神指导一下我microblaze和FPGA 之间程序是怎样交互的	kynszbd1 2017-10-16	32624	kynszbd1 2017-11-7 21:49
[求助] 求助memory compiler生成的双口SRAM 的测试代码怎么写	倔强阿月 2017-10-25	12714	倔强阿月 2017-11-7 17:35
verilog HDL 速成简明手册	joe7890 2009-10-23	84188	heningbo 2017-11-7 16:11
[求助] set_clock_groups	dyytx 2017-11-6	34869	gaurson 2017-11-7 15:51
请教modelsim中vlog的用法	一声叹息 2003-11-27	87331	pquyuande 2017-11-7 15:04
[求助] 最新使用Chipscope遇到的问题，求助各位大牛	丧尸暴龙兽 2017-10-31	42675	丧尸暴龙兽 2017-11-7 13:23
[求助] DDR2 controller求助 ...2 3 4 5 6	l2002924700 2012-2-29	5328112	abner_cheng 2017-11-7 12:18
[原创] 请教dve查看coverage崩溃的问题？应该怎么解决呢？	atlandis 2017-11-7	13113	atlandis 2017-11-7 10:39
[资料] 有关QSPI flash控制器的资料	蜗牛在跑 2017-10-27	12880	荒漠小草 2017-11-7 09:25
[求助] 400乘以400的32位浮点数矩阵运算	西部情画 2017-9-25	63174	yhmwjmm 2017-11-6 20:49
[求助] 问个入门问题	gambleyao 2017-9-26	66480	yhmwjmm 2017-11-6 20:46
[求助] RAM读写问题	Dream_cluster 2017-10-11	33113	yhmwjmm 2017-11-6 20:43
[求助] Verilog原语都只有一个输出吗？	哈哈1234 2017-10-20	43159	yhmwjmm 2017-11-6 20:38
[求助] FPGA与pc串口通信	浮光 2017-10-12	32596	yhmwjmm 2017-11-6 20:33
[讨论] 关于BUFR的问题	airtd 2010-4-21	65730	yhmwjmm 2017-11-6 20:26
[原创] GPIO口的数据传输速率 ...2	18220870385 2017-9-12	138535	zhangbinsniper 2017-11-6 19:44
[求助] 求助：ASIC开发中，哪里可以找到用于仿真的SRAM的v文件	digital_ic_d 2017-11-6	22356	qladxk2008 2017-11-6 18:44
[求助] 如何在linux系统下以batch模式运行synplify	zhang9yeah 2014-12-15	13547	kevin113 2017-11-6 17:07
[求助] 求助各位大侠，stdcell名称中一大堆数字字母怎么理解，比如：CKMUX2D1BWP7T40P140HVT	digital_ic_d 2017-11-5	32665	joshcheng 2017-11-6 16:48
[讨论] 请问仪器仪表专业用fpga多不多，学习fpga有没有前途？	江东小霸王 2017-11-3	22753	YYFFLLMMNN 2017-11-6 08:40
[求助] ncverilog 毛刺怎么在dump 波形时能把毛刺dump下来？加什么选项	dyytx 2017-11-1	24857	益达。我的 2017-11-6 08:15
[求助] vivado综合成lut而不是mux	kakaluoteasd 2017-11-2	13896	mahj06 2017-11-4 21:30
[讨论] dc中create_clock	河源皮 2017-11-3	02831	河源皮 2017-11-3 16:33
[求助] VIVADO综合自定义代码实现双端口分布式RAM出错（ISE综合没问题）	John8023 2016-12-5	33105	monsterkaifa 2017-11-2 23:09
[求助] 2014.2 vivado下载程序，hardware manager 有问题	qiurijian 2017-11-1	32277	qiurijian 2017-11-2 22:36
[原创] 做数字低功耗设计 ...2 3	wyyshaken 2010-4-21	2713438	star00100 2017-11-2 21:56
[求助] xilinx VC707如何和外部的频谱分析仪E440a连接	龙爱小说 2017-11-2	01818	龙爱小说 2017-11-2 17:24
[原创] 请问edif文件可以直接仿真么？	atlandis 2015-12-8	22943	chingyy000 2017-11-2 17:22

1 ... 247 248 249 250251252 253 254 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31133|排名: 13

快速发帖

浏览过的版块

站长推荐 /1