在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[求助] 求pcie仿真dma,出现ep端收不到cpld的原因以及解决办法 子亦 2017-10-23 22615 polarious 2017-10-23 21:24
[求助] 哪位大侠能提供Active-HDL 10.2 update 2 asaa 2017-10-23 02172 asaa 2017-10-23 21:20
[求助] Xilinx PCIe仿真问题 attach_img  ...2 紫月小枫 2014-2-27 107380 zhangbinsniper 2017-10-23 19:42
[求助] Altera PCIE(with DMA)IP,Bar address width不可配 sukong123 2017-6-19 42656 zhangbinsniper 2017-10-23 19:40
[求助] FIFO内部时序问题,求大神解答! HAORUIMIN 2017-10-23 01951 HAORUIMIN 2017-10-23 16:59
[求助] Synopsys破解的时候出下这种错误 苍天有井自来空 2017-10-10 22729 苍天有井自来空 2017-10-22 22:33
[求助] 求助Ubuntu下安装synopsys怎么会出现redhat啊? 苍天有井自来空 2017-10-22 02067 苍天有井自来空 2017-10-22 22:31
[求助] 求助:如何仿真quartus 17.0自带的BCH IP核 gatusokaka 2017-10-22 01732 gatusokaka 2017-10-22 10:01
[求助] 求H.265(HEVC)编解码器IP核,用于FPGA的 yangyuf1 2017-9-23 12420 yangyuf1 2017-10-21 21:02
[求助] 如何用FIFO实现带宽控制。 branch 2017-10-20 32662 branch 2017-10-21 16:38
[原创] xilinx h264解码ip core wsdgja 2017-7-24 64695 branch 2017-10-21 16:30
[求助] verilog中逻辑运算、比特运算和缩位运算有什么区别呢?谢谢 哈哈1234 2017-10-21 02443 哈哈1234 2017-10-21 15:34
[原创] The Multigrid Problem-Solving Algorithm attachment h9f3 2017-10-20 11892 johnsany641 2017-10-21 09:34
[求助] 在xilinx V7 FPGA 实现PCIe设备,软件进行大量数据传输时(1GB写)的问题? mjl-0708 2017-6-13 12447 376306300 2017-10-21 09:09
[讨论] 提供jesd204 激活license,适应最新vivado2017.1版本 怒放的_生命 2017-10-10 32975 一线的小码农 2017-10-21 02:26
[调查] SRAM的读问题 Dream_cluster 2017-10-19 53200 t28user 2017-10-20 22:44
[原创] Comparison of VHDL, Verilog and SystemVerilog attachment h9f3 2017-10-20 01892 h9f3 2017-10-20 21:38
[求助] 求tft lcd source driver的verilog代码 wangyangcha 2017-10-20 02083 wangyangcha 2017-10-20 19:50
[求助] 如何在我的RTL代码中调用Designware中的ip库?  ...23 clp510 2012-9-27 2124356 星垂晓雾 2017-10-20 14:31
[原创] How do we make trigger signal in verilog? h9f3 2017-10-19 12210 mufengck 2017-10-20 13:40
[求助] 一片FPGA使用多个microblaze软核的方法 dddk 2017-10-9 12632 yydianzi 2017-10-19 17:30
[求助] SRAM型FPGA做ESD放电试验时会不会发生类似单粒子效应的配置存储器的翻转 sujingaaa 2017-10-18 22221 sujingaaa 2017-10-19 13:03
[解决] Can we make (POR) using digital logic only ? h9f3 2017-10-18 22400 h9f3 2017-10-19 11:49
[原创] 基于FPGA的静态图片显示 attach_img ninghechuan 2017-10-11 43686 ninghechuan 2017-10-18 21:16
[求助] altera的ddr 控制器工作不稳定 chriscdl 2016-3-15 42626 荒漠小草 2017-10-18 17:13
[解决] How does HDMI implement with Xilinx board? h9f3 2017-10-16 12536 chris2017 2017-10-18 14:18
[解决] How do we design SRIO? h9f3 2017-10-12 32078 h9f3 2017-10-18 13:57
[原创] What is the fact of I3C more effective then SPI? h9f3 2017-10-18 01619 h9f3 2017-10-18 13:13
[原创] What kind of semiconductor IP markets in there? h9f3 2017-10-18 01645 h9f3 2017-10-18 10:23
[求助] 如何通过以太网口烧录程序到fpga ouc_h 2017-10-17 02125 ouc_h 2017-10-17 18:18
[资料] fpga至简设计法教程免费下载 xuehua_12 2017-8-1 22040 h9f3 2017-10-17 12:35
关于fifo深度问题 digest  ...23456..9 windzjy 2007-1-14 8654287 h9f3 2017-10-17 12:34
[讨论] dc约束中如何获取leaf pin? 河源皮 2017-10-14 32765 河源皮 2017-10-17 09:23
[求助] v7 gtx aurora协议支持最高的线速率 guide13579 2017-10-12 32994 zhangbinsniper 2017-10-16 19:59
[求助] 请教一个synplify pro和quartus综合的问题 chaorenda 2013-10-31 45228 dclu0925 2017-10-16 14:05
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-7 01:20 , Processed in 0.030369 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块