EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31133|排名: 13

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 245 246 247 248249250 251 252 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


怎么导出modelsim的波形数据呢 ...2 3	wqy1985 2009-7-18	2624445	yifug12 2017-12-2 10:59
[求助] modelsim中'xxx' already declared in this scope (yyy). 错误怎么解决？ ...2	flyamo 2012-12-20	1218736	yifug12 2017-12-2 10:56
[求助] 关于vivado 调试的问题	xinandzhi 2017-11-14	32450	east0609 2017-12-1 14:15
[求助] 华硕Z170主板的PCIe兼容性问题	littlecp3 2016-12-27	32725	yangweijlu 2017-12-1 10:23
[招聘] 4000元现金找人做一个MIMO相关的通信matlab仿真	chenwen3678 2017-2-16	12307	Andreatong 2017-11-30 23:31
[求助] 求教Beyond Compare linux下应该怎么破解？	open82977352 2017-8-31	22709	open82977352 2017-11-30 16:05
[求助] 关于modelsim的$readmemb问题 ...2	IC.Michael 2014-12-31	117586	smilesong 2017-11-30 09:25
[原创] 请教verdi查看信号的问题	atlandis 2017-11-28	33234	atlandis 2017-11-29 18:43
[求助] Verilog代码仿真时一直运行下去不动了是怎么回事 ...2	shirana 2011-7-5	129101	y23angchen 2017-11-29 18:39
[转贴] Veridi下载	zhaokang233 2013-1-6	54706	244603253 2017-11-29 16:30
[讨论] 利用vcs仿真alters ip的问题	益达。我的 2017-11-22	11799	益达。我的 2017-11-29 15:48
[原创] NGO文件是不可以仿真的吧？	atlandis 2017-11-28	02072	atlandis 2017-11-28 11:16
[求助] 学数字电路设计，是要学FPGA吗，还有Verilog? ...2	A_BO 2017-11-16	145713	原子弹001 2017-11-28 10:45
[求助] 在用signaltap调试的时候没有问题，但是下载进去就逻辑不对了 ...2	谁枫而飘 2017-11-10	145445	谁枫而飘 2017-11-28 08:32
[求助] xilinx的fpga板子上ddr调试	hdl1016486425 2017-11-17	42852	opqfeixue 2017-11-27 20:04
[求助] 应届生提问：通信算法工程师和FPGA工程师做哪个好一些？ ...2	夏洛特的网ge 2017-11-21	117222	opqfeixue 2017-11-27 19:57
matlab\matlab图像处理命令 ...2	zxl_ever 2007-3-19	196660	zhangdq 2017-11-27 14:53
[原创] 运行vcs2016遇到的问题，求帮助	atlandis 2017-11-17	43036	atlandis 2017-11-25 18:37
[求助] vivado+modelsim编译IP核库时报Failed to open logFile错误	hansmmm 2017-11-24	24685	hansmmm 2017-11-24 15:33
[求助] microblaze	wzc3931 2015-11-16	23245	wqh_001 2017-11-24 10:50
[求助] SDX中调用HLS编译问题？	zhch7777 2017-11-23	14634	zhch7777 2017-11-24 09:57
[讨论] Questa Formal verification	huanguestc002 2014-5-10	33162	alyssa 2017-11-24 09:50
[求助] XSVF文件的使用方式	菜鸟要飞 2017-11-24	14134	菜鸟要飞 2017-11-24 09:37
[求助] identify debugger抓到波形后不显示怎么办	SunFH123 2017-11-23	02144	SunFH123 2017-11-23 20:53
[求助] Library Compiler没法启有人遇到	wuzhantuo 2017-11-23	02012	wuzhantuo 2017-11-23 18:19
[求助] K7 GTX 差分信号引脚分配电平标准	qiurijian 2017-11-23	03345	qiurijian 2017-11-23 16:52
vhdl实现DES算法 ...2 3	du139123456789 2008-4-17	23782508	风释怀 2017-11-23 14:09
[求助] 单线协议	张奇 2017-11-23	01882	张奇 2017-11-23 12:31
[求助] ISE原理图命名问题	辛格威尔 2017-11-23	02277	辛格威尔 2017-11-23 09:09
[求助] 请教各位大大，Verilog中inout双向端口的用法	jia33 2017-11-22	25153	jia33 2017-11-23 08:46
[求助] VCS能够统计模拟单元的覆盖率么	荆雪伊人 2017-11-21	22515	563139654 2017-11-23 03:22
[求助] compxlib调用vcs_mx编译ISE库，遇到的问题。请大神帮忙。	hoken 2017-11-6	23418	gui401 2017-11-22 23:09
[求助] 下面这段Verilog代码如何用其它语句化简？	e173101 2017-11-22	22309	e173101 2017-11-22 20:32
[求助] 单线异步通信协议	张奇 2017-11-22	24032	张奇 2017-11-22 15:39
FPGA与88E1111千兆以太网实现—ARP包 ...2 3 4	topggmq 2015-2-10	3115814	secret52077 2017-11-22 10:21

1 ... 245 246 247 248249250 251 252 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31133|排名: 13

快速发帖

浏览过的版块

站长推荐 /1