数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31230|排名: 11

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 241 242 243 244245246 247 248 ... 893 / 893 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] xilinx ISE 如何约束时钟skew?	daheiguo 2018-2-23	33242	CharleeChan 2018-2-26 09:11
[原创] 毕业设计-异步FIFO设计	wangxinxin521 2018-1-16	93336	maassmama 2018-2-25 18:09
[求助] Verdi dumpfile 出错无法正确生成波形	52927605@qq.com 2018-2-24	02810	52927605@qq.com 2018-2-24 18:42
[讨论] 关于HDL模块划分	kathywh 2018-2-19	03018	kathywh 2018-2-19 21:53
[讨论] set_operand_isolation_style in dc_shell no long working?	xiaoyisimonguo 2018-2-16	03432	xiaoyisimonguo 2018-2-16 10:16
[求助] 请教 BEGIN - END required around task/function statements 这是什么错误？	418478935 2018-2-6	26774	yuanpin318 2018-2-14 21:50
[求助] 请教一下xilinx MIS IP core仿真DDR3时DDR3内存初值的问题	chenbeihp 2017-11-8	53730	q1w2e3p0o9i8 2018-2-12 23:05
[求助] 前仿真出现X态	小坤坤帅 2018-2-9	45636	fascinate_lyd98 2018-2-12 14:23
[求助] 请教FPGA中用单个选通信号对大位宽信号做复用选择时是否会影响复选器(MUX)的时序性能?	JohnYork 2018-2-11	13433	eggcar 2018-2-12 13:05
[求助] 有没有方法对RTL代码进行加密，用户可以仿真但看不到源代码	netyouke314 2016-4-25	96936	edana 2018-2-11 16:59
[活动] 试用BASYS2开发板精华1	wdzfd 2012-6-14	512601	pyt_xt 2018-2-11 10:47
[招聘] 武汉团队招聘soc design/verification	qladxk2008 2018-2-9	33420	qladxk2008 2018-2-10 21:12
[求助] 请教一个关于DC优化策略的问题	sh221 2018-2-10	12785	momo08 2018-2-10 20:08
[原创] 源代码License保护和授权策略	fpga2018 2018-2-9	13776	rvisk 2018-2-10 11:37
[求助] 请问Reset_delay.v这个文件是如何工作的？	asylum-seeker 2018-2-7	62739	ydfq128 2018-2-9 20:59
[求助] primetime的common，linux和amd64是什么意思啊 ...2	dongshusong 2010-10-19	149369	cuibeibei 2018-2-9 09:13
[求助] 请教一个primetime静态时序仿真的问题 ...2	ttxs2009 2013-3-14	148077	cuibeibei 2018-2-9 09:11
[招聘] 请教已经工作的前辈，知道这个公司不？ ...2 3 4 5	feixianhu 2009-12-15	4016208	anytao 2018-2-9 08:34
[求助] [求助]Vivado 下如何设置set input delay max和min	tigerx_bit 2018-2-8	04898	tigerx_bit 2018-2-8 23:57
[求助] VCS Dump sv interface/struct/...	jun_dahai 2018-2-8	02152	jun_dahai 2018-2-8 10:10
[求助] 请教个ISE中时序约束的问题	djqlyy 2018-2-8	02881	djqlyy 2018-2-8 08:59
[求助] 请教一下I2C_AV_config的LUT的意义？	asylum-seeker 2018-2-7	02049	asylum-seeker 2018-2-7 09:29
[求助] 咨询个布线不成功的问题	djqlyy 2018-2-6	12452	djqlyy 2018-2-7 09:16
[招聘] 磐启微电子招聘数字设计 RFIC等工程师	panchip 2018-2-6	03401	panchip 2018-2-6 17:37
[求助] clock tree 的max_transition, max_fanout & max_capacitance 的设置	alfredqkthao258 2018-2-6	02225	alfredqkthao258 2018-2-6 15:50
[讨论] Xilinx家FPGA软件使用流程优化	demonprime 2018-2-5	22777	zhangning029 2018-2-5 23:22
[求助] 打脸了，复数乘法器，定位不到问题。	qiurijian 2018-2-1	32571	qiurijian 2018-2-5 12:04
[求助] TetraMAX安装完成后无法正常使用出现如下错误。	未雨 2018-2-3	12276	hyperpicc 2018-2-5 10:32
[求助] 求问有人做过SerDes芯片与fpga内的GTX/GTH等直接互传数据吗？	NigeDoubi 2018-1-24	65154	capcomwf 2018-2-4 21:01
[求助] DC综合的ungroup问题 ...2	tbag12345 2010-9-16	1514317	haoyz 2018-2-4 20:34
[求助] 怎么采用将双口RAM挂载到emif总线上面?	kikazzx 2018-1-16	22964	益达。我的 2018-2-4 20:04
[求助] ASIC下，top代码中除了instance外还有其他逻辑，会影响综合吗	quangongzi 2018-2-2	12006	rvisk 2018-2-3 10:01
[求助] 请教关于异步FIFO设计的问题 ...2	IC.Michael 2015-3-26	105851	xiaoyisimonguo 2018-2-3 01:22
[原创] altera 空工程生成sof文件很大？？？？？？？	52927605@qq.com 2018-1-30	63502	t28user 2018-2-2 23:21
[求助] 关于测试文件编写正弦波形	xpfshawn 2018-2-2	42396	xpfshawn 2018-2-2 21:59

1 ... 241 242 243 244245246 247 248 ... 893 / 893 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31230|排名: 11

快速发帖

浏览过的版块

站长推荐 /1