数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31073|排名: 10

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 241 242 243 244245246 247 248 ... 888 / 888 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] 谁能提供一个简单的图像追踪代码吗？	谁枫而飘 2017-12-2	22036	ever4ever 2017-12-22 16:51
[求助] 请问后防有violation，波形上会出现什么情况	wangyangcha 2017-12-21	32732	ever4ever 2017-12-22 16:50
[求助] 求助DDR3 SDRAM的详细手册	yypeng 2017-12-7	42425	azkandf 2017-12-22 16:22
[讨论] UART ：减少资源的使用	user123random 2017-12-10	12648	azkandf 2017-12-22 16:10
[求助] DC综合	普雅花 2017-12-21	32777	churchmice 2017-12-22 12:55
[求助] vivado 2016和2017可以双向兼容吗？	matthew_huzj 2017-12-22	02075	matthew_huzj 2017-12-22 12:31
[求助] XPS导入SDK,sdk不启动	秋风晴 2016-11-8	22276	modelsim64 2017-12-21 16:18
[求助] 模块间的时钟约束问题	mysoul 2017-12-14	52269	gaurson 2017-12-21 13:48
[求助] microblaze或Powerpc中，如何实现和自已编写的逻辑设计(Verilog)共同访问DDR2呢？	gcs2004 2012-9-10	22368	zhangdq 2017-12-21 13:43
[求助] 关于综合时操作数隔离的方法	renfz 2017-12-19	23353	renfz 2017-12-21 11:25
[求助] 问一个双口RAM的问题。	qiurijian 2017-12-14	54231	qiurijian 2017-12-21 11:20
[求助] DDR3控制程序结合IP核，如何仿真	Mr_Song 2017-12-19	12207	rvisk 2017-12-20 10:04
[求助] ISE仿真以后文件夹变得很大，有哪些文件可以删除	tt44tt44 2017-12-19	01977	tt44tt44 2017-12-19 21:44
[求助] XILINX FPGA 中如何实现一个信号的几纳秒的延时 - [悬赏 20 信元资产] ...2	从这一刻信仰 2016-7-10	1610699	faker_song 2017-12-19 17:34
[求助] 使用MIG实现DDR3的方法	xiaoxiaofeifan 2013-3-9	89834	modelsim64 2017-12-19 13:50
[求助] 状态机	谁枫而飘 2017-12-12	93971	冲出藩篱 2017-12-19 09:25
[求助] synopsys design compiler2000安装 ...2 3	nituoshen 2010-12-31	2110647	samsalexandr 2017-12-18 23:07
[求助] 双口RAM的读与写，遇到一个尴尬的问题。	qiurijian 2017-12-15	73290	qiurijian 2017-12-18 21:32
[求助] 求教如何自动产生并添加版本号信息和编译时间	z8433017 2017-12-16	12767	z8433017 2017-12-18 21:25
[求助] 问一个fifo的问题读写问题。	qiurijian 2017-12-11	62694	qiurijian 2017-12-18 21:24
[讨论] verilog描述rtl效率讨论	luoyanghero 2016-1-12	32808	rvisk 2017-12-18 17:05
FPGA要怎么设计一个高倍的倍频器?? ...2	tmwcndjjmj 2009-6-3	1612620	jl1374141105 2017-12-18 16:04
[求助] 关于modelsim低通滤波器仿真，急急急	tastya 2017-10-15	12740	zombes 2017-12-18 15:22
[求助] Xilinx oserdese原语使用求助	也许没你照样活 2017-12-11	15485	xduryan 2017-12-18 11:20
[求助] 如何保证电路在10%的timing偏差内还可以正常工作？	mysoul 2017-11-9	52242	mysoul 2017-12-16 15:47
[求助] 纯组合逻辑，仿真的结果与实际不符 ...2 3 4	mysoul 2017-11-28	309696	mysoul 2017-12-16 15:41
[讨论] vivado+modelsim支持systemverilog仿真么	sweet_liulang 2017-12-15	03092	sweet_liulang 2017-12-15 20:19
[求助] FPGA芯片外部的输入信号都要寄存吗	快乐小鱼 2017-12-13	32597	冲出藩篱 2017-12-15 18:34
[原创] 请教formality报error	atlandis 2016-7-20	23029	Anne_xiyuan 2017-12-14 19:26
[求助] PCIE核仿真，没有仿真结果 ...2 3	neufeifatonju 2014-2-26	2211679	文锋若风 2017-12-14 12:23
[原创] 谁能上传alintALINT 2012.12.SR的规则集的文件么	happygadbee 2017-12-13	12344	happygadbee 2017-12-13 15:44
[求助] signaltab 检测不到device	zhaoyang_yt 2017-12-12	12254	planet1997 2017-12-13 11:38
[原创] 请求帮助	Tony_yy 2017-12-7	32990	Tony_yy 2017-12-12 18:30
[求助] `ifdef 后可以跟运算符吗？？？ `ifdef A\|B ???	dyytx 2017-8-28	83768	gaurson 2017-12-12 13:39
[求助] Virtex-II 配置回读问题 ...2 3 4 5	zaner 2015-10-24	4714534	dreamfly123123 2017-12-12 11:51

1 ... 241 242 243 244245246 247 248 ... 888 / 888 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31073|排名: 10

快速发帖

浏览过的版块

站长推荐 /1