数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31363|排名: 7

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 242 243 244 245246247 248 249 ... 897 / 897 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[讨论] FPGA 异步、同步复位及置位资源讨论	neufeifatonju 2018-3-28	03947	neufeifatonju 2018-3-28 11:43
[讨论] 数字集成电路的基本设计流程	xdyg 2018-3-28	02126	xdyg 2018-3-28 00:00
[求助] verilog 多线程 multi thread	taku2006 2012-11-22	74650	glace12123 2018-3-27 22:19
[求助] 网表仿真，寄存器输出异常	langhushi 2018-3-27	32638	langhushi 2018-3-27 09:58
[求助] fitter location问题	sarlaga 2018-3-27	17931	谁枫而飘 2018-3-27 08:40
[求助] ISCAS89基准电路S298的的扫描测试文件	zhaoyuanda 2018-3-25	32840	zhaoyuanda 2018-3-26 19:03
[原创] 有关12槽PCIe扩展坞支持11块PCIE SSD硬盘知识 ...2 3	freefpga007 2017-7-27	217808	sayangcinta 2018-3-26 17:28
[求助] xilinx DDR2 MIG IP核使用问题，初始化信号不能正常拉高	mysoul 2018-3-16	64956	mysoul 2018-3-26 14:17
[求助] 小白入门数字前端，求大神指教需要学什么知识以及用哪些软件	隔壁小吴 2018-3-22	52992	fascinate_lyd98 2018-3-26 11:45
[求助] 关于super threshold 的概念	andy89926 2018-3-22	22239	andy89926 2018-3-26 11:08
[求助] 关于SATA2.0的DMA传输设备寄存器出错问题	昶橙子 2018-3-24	23011	昶橙子 2018-3-26 08:40
[求助] 求解clock capable I/O	koukobe 2018-3-24	33597	koukobe 2018-3-25 09:15
[求助] Module Compiler License问题	xting 2014-7-31	22519	wzcuifan11 2018-3-24 23:01
[求助] SATA2.0oob层出现的问题	昶橙子 2018-3-6	22994	lik0604 2018-3-24 21:37
[求助] 请问数字ic该怎么入门啊，求大佬们给点指导	江东小霸王 2018-3-15	94398	江东小霸王 2018-3-23 18:35
[求助] 一直想搞明白的问题	谁枫而飘 2018-3-23	01719	谁枫而飘 2018-3-23 15:41
[求助] 如何将c程序和verilog程序集成在一个工程里？	he_says 2018-1-9	52858	荒漠小草 2018-3-23 13:40
[求助] ISE 12.2的linux版本如何安装？？？	jlqsczw_2007 2010-7-27	97075	zhangroot 2018-3-23 10:28
[求助] k7 SATA3.0 调试时的链路问题	昶橙子 2017-11-1	22103	昶橙子 2018-3-23 09:52
[求助] chipScope查看波形错误	xpfshawn 2018-3-21	43166	xpfshawn 2018-3-22 20:49
[求助] 使用Xilinx spartan6 DDR3进行仿真时c3_calib_done信号一直为低是怎么回事？	江东小霸王 2018-3-22	02771	江东小霸王 2018-3-22 16:05
[求助] 边沿触发语句里面嵌套边沿触发语句	篮球小子06 2018-3-22	02018	篮球小子06 2018-3-22 15:42
[求助] 请教一个readmemb的问题 ...2	飞扬紫百合 2014-6-11	137636	uunn69 2018-3-22 15:29
[求助] 对于primetime支持的器件（譬如xilinx v5），如何开展静态时序分析	mrightt 2015-8-17	63512	zhangroot 2018-3-22 10:03
[求助] DDS产生正弦波形	xpfshawn 2018-2-2	53185	菜鸟要飞 2018-3-22 08:24
[求助] SATA2.0 DMA读写出错的问题	昶橙子 2018-3-21	02243	昶橙子 2018-3-21 17:08
[讨论] FPGA	苍天如墨 2018-3-21	01730	苍天如墨 2018-3-21 12:52
[解决] signaltap bug	苍天如墨 2018-3-21	02213	苍天如墨 2018-3-21 11:09
[讨论] 数据包总线变化	gxy670166755 2018-3-21	02149	gxy670166755 2018-3-21 10:27
[其它] Imagination为汽车行业带来的变革——详解PowerVR虚拟化和Series8XT	jackzhang 2018-3-21	02868	jackzhang 2018-3-21 10:09
[求助] ！请教xilinx gtx 的问题	xduryan 2015-1-28	86751	wangjunzl 2018-3-20 20:25
[求助] CycloneIII 器件实现DDR接口控制中，关于引脚锁定时显示芯片bank区报错的疑问。	Akill 2010-7-27	910956	秋天叶子落 2018-3-20 18:46
[求助] PLL产生12.8KHZ的时钟，输入是50MHZ	谁枫而飘 2018-3-20	22191	谁枫而飘 2018-3-20 17:26
[求助] 刚学dc遇到一点问题，请高手指点，3Q	nudtfei 2013-11-23	93908	时空倒转 2018-3-20 17:01
[原创] 如何在Design Compiler中连接(link)带参数的Verilog？	kathywh 2018-3-19	14080	lhw123 2018-3-20 15:09

1 ... 242 243 244 245246247 248 249 ... 897 / 897 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31363|排名: 7

快速发帖

浏览过的版块

站长推荐 /1