EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 9 |主题: 31133|排名: 6

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 240 241 242 243244245 246 247 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[解决] 提供 srio 等使用例程，及license激活	222zhumingming 2018-1-21	02511	222zhumingming 2018-1-21 22:30
[资料] 提供 srio 10g以太网 jesd204 等IP license	222zhumingming 2018-1-21	02512	222zhumingming 2018-1-21 22:27
[原创] aldec的active-hdl和 riviera pro均看不到子模块的任何信号	happygadbee 2018-1-12	12801	asaa 2018-1-21 19:55
[讨论] Parallel data sorting	superann 2010-4-9	13148	besarkecil 2018-1-20 22:43
[调查] 大家都用什么工具做FPGA仿真呢？ ...2	gui401 2017-11-22	106584	adan313 2018-1-20 15:48
求教：Quartus+Modelsim的后仿真问题 ...2 3	chijiuziyou 2008-5-11	2312176	13804576693 2018-1-20 13:20
[求助] cadence LDV51求助	jekky888888 2018-1-19	23022	jekky888888 2018-1-20 11:12
[求助] ILA与功能仿真，错误定位，理想与现实硬件实现工程	qiurijian 2018-1-19	12236	qiurijian 2018-1-19 21:10
[求助] AXI-DMA的SG模式，s2mm_d_tready在一次DMA传输结束之后还会拉高4个周期	挂在天边的鱼 2014-4-17	47416	国科海天 2018-1-19 19:52
[求助] Xilinx PCIe仿真trn_lnk_up_n一直为高，链路连接不上	紫月小枫 2014-3-4	32946	陆琦 2018-1-19 17:07
[求助] ILA调试新情况。	qiurijian 2018-1-19	02705	qiurijian 2018-1-19 16:24
[求助] 0in CDC	zhww 2015-10-20	34130	shamo 2018-1-19 13:52
[求助] kc705的使用问题	ddeasw 2018-1-13	74434	demonprime 2018-1-19 11:46
[求助] 请问，xilinx公司的kintex 7系列中PLL和MMCM的区别是啥？ ...2	songxiayiqi 2015-6-27	1117489	fimwest 2018-1-18 21:46
[求助] 关于工程上的多时钟周期约束的若干问题。	qiurijian 2018-1-16	43151	qiurijian 2018-1-18 18:59
[求助] pci-e 调试问题求助！！！！急！急！急！	gaogangjie 2018-1-18	02227	gaogangjie 2018-1-18 15:57
（紧急请教）有谁熟悉artisan生成的双端口SRAM的特性？ ...2 3 4	老扁 2008-9-19	3421076	52927605@qq.com 2018-1-18 13:13
[求助] 请问可以知道信号从IO口到FPGA内寄存器的延迟吗	tt44tt44 2018-1-17	22446	tt44tt44 2018-1-17 21:39
[其它] 基于TIDSP新能源汽车电机控制器技术资料	shensha888 2018-1-17	02718	shensha888 2018-1-17 20:27
[求助] SVN版本管理安装之后不能用？？	txd208 2012-4-5	22780	Aaron_4 2018-1-17 18:45
[求助] USB的XCVRSELECT和termselect信号的具体作用	新嘴小王安子 2018-1-17	02073	新嘴小王安子 2018-1-17 10:51
[原创] matlab	wangxinxin521 2018-1-16	02730	wangxinxin521 2018-1-16 20:27
[求助] 问题3 实现时序错误该怎么理解	qiurijian 2018-1-16	11998	谁枫而飘 2018-1-16 15:43
[求助] 在仿真一个电路时出现rror: 这个怎么解决呢看了好多一直找不到问题所在	tchell 2014-6-22	14585	乱了节奏 2018-1-16 15:18
[求助] actel的libero问题 - [悬赏 20 信元资产]	chang75161 2018-1-15	02473	chang75161 2018-1-15 19:28
[求助] 请教ISE布线不成功怎么解决1 signals are not completely routed	morning206 2018-1-15	34263	morning206 2018-1-15 18:00
[求助] 【求助】综合dc问题，请见帖内，谢谢	greenfaith 2018-1-15	12920	churchmice 2018-1-15 15:54
[求助] 这一个警告无论编译什么工程都会出现	CWBBest 2017-10-2	37103	ZLexi 2018-1-15 12:58
[求助] 请教各位大神关于ALTERA fpga的一个问题	gx221008 2017-7-14	82985	gx221008 2018-1-14 14:58
[求助] USB低速模式发送速度问题	新嘴小王安子 2018-1-11	12148	my8310291 2018-1-13 12:08
[求助] 请教在FPGA中建立一个存储器模型的问题	Marvin.Liang 2018-1-13	02397	Marvin.Liang 2018-1-13 00:10
[求助] 求助：pcie多条line之间的延迟有什么要求吗？	wanggking 2018-1-12	01996	wanggking 2018-1-12 22:04
[求助] 做工程，直播错误，共性错误，欢迎大家给指导。	qiurijian 2018-1-12	22265	qiurijian 2018-1-12 17:05
[求助] 综合通过，实现出错，经典的两种错误。	qiurijian 2018-1-11	32905	Marvin.Liang 2018-1-12 14:39
[求助] 请教Cache和MMU的问题	ysxiliu 2012-11-13	73826	songhuicmd 2018-1-12 14:07

1 ... 240 241 242 243244245 246 247 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 9 |主题: 31133|排名: 6

快速发帖

浏览过的版块

站长推荐 /1