在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[求助] ILA与功能仿真,错误定位,理想与现实 硬件实现 工程 qiurijian 2018-1-19 12178 qiurijian 2018-1-19 21:10
[求助] AXI-DMA的SG模式,s2mm_d_​tready在一次DMA传输结束之后还会​拉高4个周期 挂在天边的鱼 2014-4-17 47254 国科海天 2018-1-19 19:52
[求助] Xilinx PCIe仿真trn_lnk_up_n一直为高,链路连接不上 紫月小枫 2014-3-4 32868 陆琦 2018-1-19 17:07
[求助] ILA调试新情况。 qiurijian 2018-1-19 02563 qiurijian 2018-1-19 16:24
[求助] 0in CDC zhww 2015-10-20 34016 shamo 2018-1-19 13:52
[求助] kc705的使用问题 attachment ddeasw 2018-1-13 74301 demonprime 2018-1-19 11:46
[求助] 请问,xilinx公司的kintex 7系列中PLL和MMCM的区别是啥?  ...2 songxiayiqi 2015-6-27 1117233 fimwest 2018-1-18 21:46
[求助] 关于工程上的多时钟周期约束的若干问题。 qiurijian 2018-1-16 43064 qiurijian 2018-1-18 18:59
[求助] pci-e 调试问题 求助!!!!急!急!急! gaogangjie 2018-1-18 02140 gaogangjie 2018-1-18 15:57
(紧急请教)有谁熟悉artisan生成的双端口SRAM的特性?  ...234 老扁 2008-9-19 3420563 52927605@qq.com 2018-1-18 13:13
[求助] 请问可以知道信号从IO口到FPGA内寄存器的延迟吗 tt44tt44 2018-1-17 22389 tt44tt44 2018-1-17 21:39
[其它] 基于TIDSP新能源汽车电机控制器技术资料 shensha888 2018-1-17 02639 shensha888 2018-1-17 20:27
[求助] SVN版本管理安装之后不能用?? txd208 2012-4-5 22708 Aaron_4 2018-1-17 18:45
[求助] USB的XCVRSELECT和termselect信号的具体作用 新嘴小王安子 2018-1-17 02033 新嘴小王安子 2018-1-17 10:51
[原创] matlab wangxinxin521 2018-1-16 02705 wangxinxin521 2018-1-16 20:27
[求助] 问题3 实现时序错误该怎么理解 qiurijian 2018-1-16 11926 谁枫而飘 2018-1-16 15:43
[求助] 在仿真一个电路时出现rror: 这个怎么解决呢 看了好多 一直找不到问题所在 tchell 2014-6-22 14516 乱了节奏 2018-1-16 15:18
悬赏 [求助] actel的libero问题 - [悬赏 20 信元资产] attach_img chang75161 2018-1-15 02369 chang75161 2018-1-15 19:28
[求助] 请教ISE布线不成功怎么解决1 signals are not completely routed morning206 2018-1-15 34209 morning206 2018-1-15 18:00
[求助] 【求助】综合dc问题,请见帖内,谢谢 greenfaith 2018-1-15 12830 churchmice 2018-1-15 15:54
[求助] 这一个警告无论编译什么工程都会出现 CWBBest 2017-10-2 37027 ZLexi 2018-1-15 12:58
[求助] 请教各位大神关于ALTERA fpga的一个问题 gx221008 2017-7-14 82888 gx221008 2018-1-14 14:58
[求助] USB低速模式发送速度问题 新嘴小王安子 2018-1-11 12068 my8310291 2018-1-13 12:08
[求助] 请教在FPGA中建立一个存储器模型的问题 Marvin.Liang 2018-1-13 02299 Marvin.Liang 2018-1-13 00:10
[求助] 求助:pcie多条line之间的延迟有什么要求吗? wanggking 2018-1-12 01964 wanggking 2018-1-12 22:04
[求助] 做工程,直播错误,共性错误,欢迎大家给指导。 attach_img qiurijian 2018-1-12 22156 qiurijian 2018-1-12 17:05
[求助] 综合通过,实现出错,经典的两种错误。 attach_img qiurijian 2018-1-11 32785 Marvin.Liang 2018-1-12 14:39
[求助] 请教Cache和MMU的问题 ysxiliu 2012-11-13 73742 songhuicmd 2018-1-12 14:07
[求助] vhdl语言 一个连线的问题,port位宽不匹配 qiurijian 2018-1-11 33177 gaurson 2018-1-12 14:01
[求助] 菜鸟来问:如何在active-HDL中dump fsdb波形? attachment  ...2 oscillator_cn1 2010-7-19 136976 happygadbee 2018-1-12 11:02
[求助] DSP可恶吗?FPGA表示很无奈。  ...2 qiurijian 2018-1-8 103859 qiurijian 2018-1-11 16:42
[求助] Xilinx 在ISE已完成的工程文件中添加IP核 attach_img xpfshawn 2018-1-11 01788 xpfshawn 2018-1-11 15:45
[求助] ISE中怎么对NGC文件仿真 wumengnan 2015-11-11 53457 zhangroot 2018-1-11 09:16
[求助] altera12.1编译modelsim中10.2使用的库altera_lnsim.sv出错 xmffsf 2013-4-3 313472 usleesa 2018-1-10 22:59
[求助] 文件管理出问题 IP核 例化问题 attach_img qiurijian 2018-1-10 22057 qiurijian 2018-1-10 19:49
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-12 18:23 , Processed in 0.029605 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块