数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31073|排名: 10

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 235 236 237 238239240 241 242 ... 888 / 888 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[招聘] 500强通信公司急招芯片设计验证人才	ctu_b0107 2018-3-7	22486	ctu_b0107 2018-3-9 18:39
[求助] 动态逻辑和静态逻辑在电路中的混合使用	seu_xjm 2018-3-8	12542	eetopuser 2018-3-9 16:20
[求助] DC的analyze指令吐出来的a.syn和a.pvl文件具体是什么那?	Kiss_Rose 2018-3-8	12949	Kiss_Rose 2018-3-9 13:51
[讨论] 杭州矽力杰跟士兰微对比	chenyjwbl 2015-10-23	34063	balam2017 2018-3-9 11:12
[解决] 承接FPGA项目，rapidIO/PCIE/GTX/DDR3/CAN/LVDS/VGA/EMIF等高低速接口	fpga_design_liu 2016-7-2	63934	zuihoude3hao 2018-3-8 16:26
[求助] 以前是如何使用 PAL GAL 设计出有限状态机有限状态机	andy2000a 2018-3-8	11496	rvisk 2018-3-8 15:33
[求助] FPGA图像边缘检测求助	HAORUIMIN 2018-3-7	12158	fascinate_lyd98 2018-3-8 09:43
[求助] 大家一起来讨论下亚稳态的问题吧 ...2	asukatang 2013-11-5	157821	raojp 2018-3-7 11:21
[求助] fpga的仿真器连接不上，经典错误，工程实践	qiurijian 2018-3-7	03250	qiurijian 2018-3-7 11:06
[求助] 请教FIR滤波器采样率与信号采样率的关系	xizhong1991 2016-8-18	99316	fxhhhz 2018-3-7 10:25
[原创] 有同学对AMOLED了解不？	atlandis 2018-2-24	12543	hfut0288 2018-3-6 21:25
在哪可以下载Cadence软件的使用介绍（视频文件）？ ...2	lgechao 2004-1-6	148190	bruce_tan 2018-3-6 13:00
[求助] Aurora IP核的工作机制求助	mxueao 2018-3-6	02211	mxueao 2018-3-6 11:21
[求助] xapp1052 pcie rc无法收到ep发出的mrd请求！	cgssuccess 2015-11-27	12946	陆琦 2018-3-6 11:15
[原创] vivado debug core 触发信号	河源皮 2017-9-15	22347	mxueao 2018-3-6 11:07
[求助] 关于GSMC13_Digital工艺库的疑问，求助！！！	18482100828 2016-5-31	44330	rvisk 2018-3-6 07:19
[讨论] Verilog中的if/else结构能综合出什么电路？	kathywh 2018-2-25	96217	kathywh 2018-3-5 11:21
[求助] vivado tcl模式下remove unconnected debug ports and chanel	363983948 2015-5-4	62664	ayamitek 2018-3-4 22:48
[原创] 直接在Vivado上运行云端编译！	achiles007 2017-11-30	33178	cintasayang 2018-3-4 22:18
[求助] PMIC電源管理	pkf690801 2018-3-1	22396	pkf690801 2018-3-3 17:22
[求助] 各位大神，谁能给个电压跟随器的管级电路图啊 - [悬赏 20 信元资产]	版图小学生 2018-3-2	02057	版图小学生 2018-3-2 15:32
[求助] DC时钟约束问题 ...2	dly541 2018-2-28	145528	dly541 2018-3-2 11:17
[求助] 提供DSP IP核的厂商有哪些呢？	iRay007 2015-1-19	44593	designstart 2018-3-1 23:47
[求助] 什么样的时钟应该被认为是两个不同的时钟域？ ...2 3	fanny_haiyun 2014-8-25	258577	glace12123 2018-3-1 18:27
[求助] quartus ii 中MegaWizard pulg-in manager 创建锁相环问题	青岚阁 2018-3-1	11992	秋天叶子落 2018-3-1 17:51
[求助] quartus signaltap波形显示问题	18813292959 2018-2-13	32985	秋天叶子落 2018-3-1 17:47
[原创] 抛砖引玉，同步器（四） ...2 3 4 5	immonster 2012-12-24	4120193	zhangdq 2018-3-1 16:03
[原创] windows 64位系统下生成FSDB仿真波形	mfkiass 2018-2-26	22561	happygadbee 2018-3-1 13:46
[原创] Verilog for循环仿真问题 ...2	frankytm1984 2010-1-27	1921914	52927605@qq.com 2018-3-1 12:54
[求助] ModelSim在Win Server 2008 R2系统下License错误问题	frank_chen203 2017-3-16	11597	fanzhen 2018-2-27 17:17
synthesis_check_list ...2	wjccentury 2009-3-21	105394	jery_cn 2018-2-27 11:26
[求助] TigerVNC快捷键	367度 2018-2-24	12698	52927605@qq.com 2018-2-26 12:15
[求助] xilinx ISE 如何约束时钟skew?	daheiguo 2018-2-23	32974	CharleeChan 2018-2-26 09:11
[原创] 毕业设计-异步FIFO设计	wangxinxin521 2018-1-16	93092	maassmama 2018-2-25 18:09
[求助] Verdi dumpfile 出错无法正确生成波形	52927605@qq.com 2018-2-24	02523	52927605@qq.com 2018-2-24 18:42

1 ... 235 236 237 238239240 241 242 ... 888 / 888 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31073|排名: 10

快速发帖

浏览过的版块

站长推荐 /1