EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 5

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 234 235 236 237238239 240 241 ... 891 / 891 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] Warning: Clock multiplexers are found and protected	我还是不懂 2010-12-4	612957	ydj863 2018-4-12 11:50
[求助] 并行PRBS15 求助	hello_1999 2018-4-11	24091	ID2007 2018-4-12 11:26
[求助] DC约束时钟约束问题2 ...2	dly541 2018-3-23	135636	sdlyyuxi 2018-4-12 10:02
[其它] 收集的一点点资料	daizi0703 2018-4-12	02731	daizi0703 2018-4-12 08:26
[求助] 基础问题，锁存器能异步复位吗？	sodapool 2018-4-10	22147	sdwr123 2018-4-11 10:33
[原创] 用Vivado Block Design搭积木 ...2	steeven_lee 2017-3-5	1118459	maxim0720 2018-4-10 12:30
[求助] 求大神帮忙插一下扫描链	zhaoyuanda 2018-4-1	32124	daviehj 2018-4-10 08:51
[讨论] x64的modelsim不能调用debussy的PLI嘛？	stillforp 2018-1-22	33087	chingyy000 2018-4-10 00:25
[求助] 一个奇怪的信号重定义问题	a52581120 2012-3-5	33261	随风逝火 2018-4-9 20:26
[求助] systemVerilog中interface参数使用的问题	wangjun403 2018-4-7	34020	gaurson 2018-4-9 17:23
[求助] 数字IC设计中的流程问题	dly541 2018-4-8	12135	hyperpicc 2018-4-9 10:50
[求助] FPGA对DDRSDRAM的管脚分配问题	mingtian2010 2012-3-27	67395	lionard 2018-4-9 06:04
[求助] Xilinx GTX问题，求帮忙 ...2	a1221 2012-11-21	1411435	lionard 2018-4-9 06:01
[求助] SOC Design & Verification Engineer职位是做什么的？	longxigen 2013-9-29	34166	iNostory 2018-4-8 10:43
[求助] 基于winbon.5的com基准电压源	红色舞蹈鞋 2018-4-7	01728	红色舞蹈鞋 2018-4-7 14:49
[求助] 求助iserdes 仿真	watertree 2018-4-6	02556	watertree 2018-4-6 15:51
关于costas环的疑问	靳凝345 2009-5-11	84808	glace12123 2018-4-4 21:15
AVM3.0出来了	freelion 2007-5-20	22927	iNostory 2018-4-4 16:16
[求助] Vivado能综合SystemVerilog吗？	linghuqiubai 2016-4-8	514382	iNostory 2018-4-4 15:35
[原创] 会FPGA但不会ARM的人去学Zynq是否难学会？请了解的同仁们说说看。	jingxinxiude 2017-12-2	33410	iNostory 2018-4-3 21:29
[求助] 求助DFT阶段插入occ后断链问题急急急	嗦螺蜜 2015-4-23	14068	丶尘爷 2018-4-3 14:54
[求助] FPGA怎么写bar0中的寄存器	谁枫而飘 2018-3-28	84575	谁枫而飘 2018-4-3 13:02
[讨论] 关于verilog coding style对逻辑综合结果的影响之讨论及如何更好地写verilog ...2 3	winever 2014-3-7	2112113	无声告白 2018-4-2 20:27
[求助] verilog数据传输模块的问题	jn9702 2018-4-2	11762	jn9702 2018-4-2 19:02
[求助] ZYNQ在SDK下识别不到ARM	neufeifatonju 2018-4-2	02461	neufeifatonju 2018-4-2 17:23
[资料] 再分享一份testbench进阶教程，附加两份好资料 ...2 3 4 5 6..9	FPGA工程者 2014-8-13	8626985	yoeyjz3eyes 2018-4-2 14:45
[求助] IC610使用时library manager打不开	pansycc 2018-3-26	12728	Emersondjp 2018-4-2 07:08
[讨论] 关于verdi 鼠标控制问题	wdm518 2013-12-26	13278	670687308 2018-4-1 21:18
[求助] 求教nLint的license起不来，vcs和verdi的可以	open82977352 2017-5-20	54029	mjhan 2018-4-1 18:31
[求助] Windows下有没有和Verdi功能类似的工具？？？ ...2 3	坤子 2014-12-10	2214084	670687308 2018-4-1 17:45
[求助] XILINX——DDR3 IPCORE--MIG用户接口设计 ...2	du520xi 2013-9-26	136898	pmsvq99 2018-4-1 17:35
[求助] 关于spyglass使用	muguangzzw 2018-4-1	02826	muguangzzw 2018-4-1 12:33
[求助] 大家怎么做时序评估的	haoyz 2018-4-1	01699	haoyz 2018-4-1 10:24
[求助] DC使用，DC跑了一晚上，脚本已经执行完了，工具也退了。	dly541 2018-3-22	93769	haoyz 2018-4-1 10:19
[求助] 64位的数据高32位为虚部，低32位为实部...问题很长	qiurijian 2018-3-27	75597	qiurijian 2018-4-1 10:02

1 ... 234 235 236 237238239 240 241 ... 891 / 891 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 5

快速发帖

浏览过的版块

站长推荐 /1