数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 4 |主题: 31364|排名: 7

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 234 235 236 237238239 240 241 ... 897 / 897 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[资料] 最近看了一些好书分享给大家	eeteenager 2018-5-31	83449	ID2007 2018-6-13 13:39
[求助] 关于CPU中流水线问题	lhw123 2018-6-12	43260	masaka_xlw 2018-6-13 01:13
[求助] FPGA调试SD卡在SD模式下进行初始化操作发命令无响应	ly35381785 2017-6-19	22720	LegendNing 2018-6-12 21:48
[求助] vivado中block design集成问题	昶橙子 2018-6-12	12291	昶橙子 2018-6-12 16:11
[转贴] ubuntu 64位安装modelsim10.2c	wide_road 2016-2-25	13458	nazhaahai 2018-6-12 14:03
[求助] Die Revision	mzz007 2018-6-12	02257	mzz007 2018-6-12 11:02
[求助] dc时编译不出延时	xiaozh 2018-6-2	82475	wsyctot 2018-6-12 09:25
[求助] 多bit跨时钟域处理疑问 ...2	zqq624723237 2018-5-2	147381	zhb129 2018-6-11 14:32
[求助] 解答送500信元 div2,4，8分频电路的实现优缺点分析 - [悬赏 500 信元资产]	wrhwindboy 2018-6-10	12639	A1985 2018-6-10 15:32
[求助] virtex-7系列开发板用MIG做DDR3读写中读出的数据顺序怎么打乱了？	zhang_peng 2015-6-15	84399	gs850997871 2018-6-8 16:25
[原创] DDR3读写问题 ...2	windtrailer 2012-10-10	129952	whoschen 2018-6-8 16:14
[求助] 请问VERILOG输出部分显示一串X怎么解决	kafai 2018-6-8	02123	kafai 2018-6-8 15:18
[原创] 这种情况 DFF会出异常值吗？	wrhwindboy 2018-6-6	22574	wrhwindboy 2018-6-8 10:50
[求助] tdc电路如何确定stu正确	xiaozh 2018-6-7	02145	xiaozh 2018-6-7 21:54
[求助] spartan6调整IODELAY2原语的延迟值，没有反应？	glace12123 2018-6-7	02811	glace12123 2018-6-7 16:52
[招聘] 8000元现金找做无人机仿真和实验的同学，不坐班,现金报酬	chenwen3678 2018-6-7	01633	chenwen3678 2018-6-7 10:59
[原创] 关于FPGA（逻辑或算法）求职	zht24kobe 2012-5-24	73783	imfelix 2018-6-7 09:44
[求助] DDR2读写问题？	vegetablebirds 2018-6-6	02622	vegetablebirds 2018-6-6 16:18
[求助] 单片机，MCU中有个概念不太清楚	lhw123 2018-6-6	42681	lhw123 2018-6-6 16:09
[求助] aurora 传输问题	昶橙子 2018-6-5	23394	昶橙子 2018-6-5 20:50
[求助] 有人用xilinx的pcie dma core的吗？据说不好使	american007 2018-5-22	32392	文锋若风 2018-6-5 15:09
[求助] Vivado版本使用	dearhero 2018-6-5	12495	文锋若风 2018-6-5 15:02
[求助] FPGA里的target/device/server分别指什么？	lkkl54 2018-6-4	12551	gaurson 2018-6-5 14:27
[求助] 求助，有谁用过音频AD芯片PCM1808？	beifengwx1100 2011-8-20	713097	wsyctot 2018-6-5 09:11
[讨论] chipscope时钟设置问题	grace-luo 2018-6-4	02281	grace-luo 2018-6-4 10:58
[求助] verilog中 always(*) 和always(所有敏感变量列表) 有没有区别？	american007 2018-5-27	75484	zbs112050 2018-6-4 09:08
[求助] 在网上找的SDRAM控制器	1017286894 2018-6-3	02126	1017286894 2018-6-3 21:41
[求助] 7系列，System generator自带example运行错误并引起的连锁疑问 - [悬赏 100 信元资产]	haxy 2016-3-20	33538	ztxxcm 2018-6-3 19:49
[求助] ISE的system generator生成的ISE工程	油炸皮卡丘 2017-10-12	22244	ztxxcm 2018-6-3 19:48
[原创] How to upload	prabakaran_vlsi 2018-5-31	32193	江山无限辉 2018-6-2 15:46
[原创] 寻求KCU114 板子的原理图	hudson1011 2018-6-2	02617	hudson1011 2018-6-2 14:05
[求助] design compiler只能断网使用？	bivistaual 2017-11-24	13609	realwuyifan 2018-6-1 13:34
[原创] 明德扬点拨FPGA课程分享---第九章 GVIM的使用	mdykj33 2015-11-30	22294	布衣财神 2018-6-1 11:11
[讨论] AXI调试DDR简要说明	浪海 2018-6-1	12381	浪海 2018-6-1 09:49
[求助] DC做完STA，slack大于0，可是综合后仿真不对 ...2	microsofthard 2010-12-25	1810770	piao2015 2018-6-1 08:52

1 ... 234 235 236 237238239 240 241 ... 897 / 897 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 4 |主题: 31364|排名: 7

快速发帖

浏览过的版块

站长推荐 /1