EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31193|排名: 9

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 234 235 236 237238239 240 241 ... 892 / 892 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 求AHB Example AMBA System源代码	longxigen 2013-10-31	33158	iNostory 2018-4-19 16:47
[招聘] 北京万协通公司（海淀）急聘芯片后端开发工程师	wanxietong 2018-4-19	02397	wanxietong 2018-4-19 11:23
[资料] verilog-ieee（国际标准，英文版，IEEE Std 1364-2001） ...2	wsz561208 2015-10-17	195962	Tristone1217 2018-4-18 20:41
[求助] FPGA对于数据的处理	谁枫而飘 2018-4-17	42387	rosesman 2018-4-18 19:22
[求助] synplify2015破解后启动失败了怎么办	open82977352 2016-11-7	96090	无乐不作 2018-4-18 15:25
[求助] 关于gate，cell 和area的关系	delllily 2017-9-10	57359	kanikanixjj 2018-4-18 14:32
[讨论] VHDL卫式块是什么意思？	pseudofjxl 2018-4-14	12656	fascinate_lyd98 2018-4-18 11:32
[讨论] always_comb 的作用	yuanpin318 2018-4-17	13983	yuanpin318 2018-4-17 23:07
[原创] SDNet License	fpga2018 2018-4-17	02771	fpga2018 2018-4-17 18:28
[求助] 如何读取vivado生成的bit下载文件时间	furnace 2018-4-17	02056	furnace 2018-4-17 17:05
[求助] 某cell部分module path sdf反标不上	my2817 2012-7-31	37308	黑色快乐 2018-4-17 14:51
sdf反标不上是什么原因	palladium 2003-9-30	88082	黑色快乐 2018-4-17 14:49
[求助] 大神快来！ Avalon-MM和Avalon-ST怎么桥接	玉面小飞龙 2018-3-6	12288	玉面小飞龙 2018-4-17 13:48
[求助] CYUSB3014固件求助	mysoul 2018-4-16	13893	mysoul 2018-4-17 11:43
[求助] 对于OpenRisc1200移植到FPGA Spartan-3e的讨论	elvin 2010-5-7	33984	sayangcinta 2018-4-17 10:44
[原创] 谁能帮忙找到modelsim 10.5 w32版本的呢	wucaidai 2018-2-2	63653	wangjun403 2018-4-16 21:14
[求助] 新人求助关于FIR低通滤波器设计的一些问题	byy1120 2018-4-15	22205	glace12123 2018-4-16 20:06
[求助] Keil下载程序到RAM中调试	lilyzhong 2013-11-7	84682	Ougshaocheng 2018-4-15 20:52
[求助] 急求资料和代码，基于ahb总线的uart控制器设计	ysto 2015-5-27	12076	iNostory 2018-4-15 11:00
[讨论] Xilinx SATA Host Controller设计实现	axpro 2017-3-1	12884	besarkecil 2018-4-15 09:33
[求助] Xilinx ise软件 verilog编程时钟IP核	aa_hao 2016-8-17	63880	besarkecil 2018-4-15 09:27
[求助] 两块xilinx k7之间用光纤相连，用ibert测试误码率	USTC_SRQ 2017-9-5	46919	ikanbilis 2018-4-15 09:14
[讨论] Xilinx SATA Host控制器设计实现	axpro 2017-3-26	23788	ikanbilis 2018-4-15 09:12
[原创] Xilinx MPSOC's Tutorial	jerryyau 2018-4-5	12470	ikanbilis 2018-4-15 09:03
[其它] xilinx sata主机控制器的设计过程	axpro 2018-4-8	23322	ikanbilis 2018-4-15 09:01
[求助] win10系统安装vivado那个版本，兼容性好？	qq570327113 2018-4-14	13961	文锋若风 2018-4-15 00:03
[求助] DC 综合后的门级网表为什么通不过仿真 ...2 3	孤月飞星 2012-4-10	2613626	shishenren 2018-4-13 22:51
何为技术型复合人才 ...2	fanyan861110 2013-5-28	108539	shishenren 2018-4-13 22:48
[求助] ddr2读数据问题	谁枫而飘 2018-4-13	12062	谁枫而飘 2018-4-13 16:31
[转帖]学习、积累、交流-IC设计高手的成长之路 ...2 3	一声叹息 2004-10-25	2310165	guoxiliang 2018-4-13 15:54
[求助] vivado综合时报错，望大神指点	yariyari 2018-4-8	32817	yariyari 2018-4-13 10:44
[求助] Verilog实现关于24位输出的并串转换输出，附代码以及modelsim的仿真图。	willwillwill 2010-1-11	23204	ikanbilis 2018-4-13 00:01
sd card verilog model	bjzhaoxh77 2009-4-22	47036	sayangcinta 2018-4-12 23:38
[求助] 求助，想不起来是哪本书了	scutwengxinqian 2018-4-12	12103	luyeallen 2018-4-12 15:55
[求助] 板间互连技术	lvfeihi 2018-3-28	63691	shsoc 2018-4-12 15:06

1 ... 234 235 236 237238239 240 241 ... 892 / 892 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31193|排名: 9

快速发帖

浏览过的版块

站长推荐 /1