virtex-7系列开发板用MIG做DDR3读写中读出的数据顺序怎么打乱了？

zhang_peng · 发表于 2015-6-15 18:54:10

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

最近在做DDR3的读写，很简单的时序，想验证一下读写是否正确，结果遇到以下的问题：首先，读写方式是BL8，SEQUENTIAL模式，频率比是4:1，也就是说一个FPGA的时钟周期，DDR3进行8次读或写，
那么问题就在这里，比如，app_addr给0地址，意思是从0开始到7，一共写8个数据(1,2,3,4,5,6,7,8)，这都没有问题，问题
在读的时候，同样app_addr给0地址，意思是从0开始读一共读8个数据，但读出来的数据变成了7,8,5,6,3,4,1,2 ，以为是写的时候
有问题，后来才发现是读出来的数据顺序不是我想要的了，这是为什么，请教一下用过MIG的朋友，第一次用这个，对很多东西还是不了解！
谢谢！

zhang_peng · 发表于 2015-6-15 18:59:22

请各位知道的朋友告知一下！谢谢了

菜鸟要飞 · 发表于 2015-6-15 20:08:34

4:1是预取，总体看还是一个时钟周期写两个数

zhang_peng · 发表于 2015-6-15 20:13:21

回复 3# 菜鸟要飞

不是太明白，意思是写入1,2,3,4,5,6,7,8的话，读操作的话，就是一周期读两个数? 那顺序为什么会变化呢？我指定地址是从0开始，为什么先读了地址6和地址7的数据？写入顺序是1,2,3,4,5,6,7,8的话，即使是一次读两个数据，读取出来的数据不也应该是1,2 3,4 5,6 7,8, 为什么会变成了 7,8 5,6 3,4 1,2了呢？不解