EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 5

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 236 237 238 239240241 242 243 ... 891 / 891 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] Module Compiler License问题	xting 2014-7-31	22396	wzcuifan11 2018-3-24 23:01
[求助] SATA2.0oob层出现的问题	昶橙子 2018-3-6	22778	lik0604 2018-3-24 21:37
[求助] 请问数字ic该怎么入门啊，求大佬们给点指导	江东小霸王 2018-3-15	94145	江东小霸王 2018-3-23 18:35
[求助] 一直想搞明白的问题	谁枫而飘 2018-3-23	01650	谁枫而飘 2018-3-23 15:41
[求助] 如何将c程序和verilog程序集成在一个工程里？	he_says 2018-1-9	52679	荒漠小草 2018-3-23 13:40
[求助] ISE 12.2的linux版本如何安装？？？	jlqsczw_2007 2010-7-27	96831	zhangroot 2018-3-23 10:28
[求助] k7 SATA3.0 调试时的链路问题	昶橙子 2017-11-1	21942	昶橙子 2018-3-23 09:52
[求助] chipScope查看波形错误	xpfshawn 2018-3-21	42965	xpfshawn 2018-3-22 20:49
[求助] 使用Xilinx spartan6 DDR3进行仿真时c3_calib_done信号一直为低是怎么回事？	江东小霸王 2018-3-22	02699	江东小霸王 2018-3-22 16:05
[求助] 边沿触发语句里面嵌套边沿触发语句	篮球小子06 2018-3-22	01962	篮球小子06 2018-3-22 15:42
[求助] 请教一个readmemb的问题 ...2	飞扬紫百合 2014-6-11	137252	uunn69 2018-3-22 15:29
[求助] 对于primetime支持的器件（譬如xilinx v5），如何开展静态时序分析	mrightt 2015-8-17	63319	zhangroot 2018-3-22 10:03
[求助] DDS产生正弦波形	xpfshawn 2018-2-2	52995	菜鸟要飞 2018-3-22 08:24
[求助] SATA2.0 DMA读写出错的问题	昶橙子 2018-3-21	02055	昶橙子 2018-3-21 17:08
[讨论] FPGA	苍天如墨 2018-3-21	01652	苍天如墨 2018-3-21 12:52
[解决] signaltap bug	苍天如墨 2018-3-21	02128	苍天如墨 2018-3-21 11:09
[讨论] 数据包总线变化	gxy670166755 2018-3-21	02061	gxy670166755 2018-3-21 10:27
[其它] Imagination为汽车行业带来的变革——详解PowerVR虚拟化和Series8XT	jackzhang 2018-3-21	02712	jackzhang 2018-3-21 10:09
[求助] ！请教xilinx gtx 的问题	xduryan 2015-1-28	86483	wangjunzl 2018-3-20 20:25
[求助] CycloneIII 器件实现DDR接口控制中，关于引脚锁定时显示芯片bank区报错的疑问。	Akill 2010-7-27	910720	秋天叶子落 2018-3-20 18:46
[求助] PLL产生12.8KHZ的时钟，输入是50MHZ	谁枫而飘 2018-3-20	22060	谁枫而飘 2018-3-20 17:26
[求助] 刚学dc遇到一点问题，请高手指点，3Q	nudtfei 2013-11-23	93688	时空倒转 2018-3-20 17:01
[原创] 如何在Design Compiler中连接(link)带参数的Verilog？	kathywh 2018-3-19	13887	lhw123 2018-3-20 15:09
[求助] RSA加密的密钥对N,E,D怎么生成？	xiajinminyu 2018-3-20	02279	xiajinminyu 2018-3-20 14:30
[求助] formality时，impl端（DC网表）出现CutNet，verify失败，怎么解决？	sarther 2018-3-15	13418	sdlyyuxi 2018-3-20 08:50
[求助] EDK中ucf问题	3011204070 2016-1-19	74916	mysoul 2018-3-19 14:53
[求助] 关于模块实例化时找不到模块的问题	XAUT-海洋 2018-3-17	48249	XAUT-海洋 2018-3-19 10:24
[求助] 为什么不能产生网表文件，SDF，SDC文件？	ICSYS 2014-5-16	65902	羽蛇神 2018-3-19 10:01
[求助] 大家帮我看一下，为什么乘法器的输出是不定值	XAUT-海洋 2018-3-12	62977	XAUT-海洋 2018-3-17 11:01
[求助] vivado 仿真出现问题	成谶 2016-11-18	37808	江山无限辉 2018-3-17 08:40
[求助] quartus ii定义寄存器的最大宽度是多少？	谁枫而飘 2018-3-16	23221	lx2116 2018-3-16 18:49
[讨论] fpga外部复位管脚和下载管脚复用时需要注意什么？	xueyw 2018-3-16	02350	xueyw 2018-3-16 16:40
[求助]Cadence IC610启动后的问题和无法使用帮助文档！	lishyg 2009-7-15	89250	prada520 2018-3-16 14:54
viterbi 译码器的ipcore生成问题求助！ ...2	liumeco 2007-4-17	118088	prada520 2018-3-16 14:46
[讨论] 准备用AMD ryzen 5 1500x的cpu 来跑vivado ，好不好？	hongfeng575 2017-7-31	16080	andy2000a 2018-3-16 12:40

1 ... 236 237 238 239240241 242 243 ... 891 / 891 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 5

快速发帖

浏览过的版块

站长推荐 /1