在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[讨论] 关于HDL模块划分 kathywh 2018-2-19 02794 kathywh 2018-2-19 21:53
[讨论] set_operand_isolation_style in dc_shell no long working? xiaoyisimonguo 2018-2-16 03241 xiaoyisimonguo 2018-2-16 10:16
[求助] 请教 BEGIN - END required around task/function statements 这是什么错误? 418478935 2018-2-6 26542 yuanpin318 2018-2-14 21:50
[求助] 请教一下xilinx MIS IP core仿真DDR3时DDR3内存初值的问题 chenbeihp 2017-11-8 53471 q1w2e3p0o9i8 2018-2-12 23:05
[求助] 前仿真出现X态 小坤坤帅 2018-2-9 45259 fascinate_lyd98 2018-2-12 14:23
[求助] 请教FPGA中用单个选通信号对大位宽信号做复用选择时是否会影响复选器(MUX)的时序性能? JohnYork 2018-2-11 13133 eggcar 2018-2-12 13:05
[求助] 有没有方法对RTL代码进行加密,用户可以仿真但看不到源代码 netyouke314 2016-4-25 96567 edana 2018-2-11 16:59
[活动] 试用BASYS2开发板 attach_img digest wdzfd 2012-6-14 512108 pyt_xt 2018-2-11 10:47
[招聘] 武汉团队招聘soc design/verification qladxk2008 2018-2-9 33168 qladxk2008 2018-2-10 21:12
[求助] 请教一个关于DC优化策略的问题 sh221 2018-2-10 12526 momo08 2018-2-10 20:08
[原创] 源代码License保护和授权策略 fpga2018 2018-2-9 13556 rvisk 2018-2-10 11:37
[求助] 请问Reset_delay.v这个文件是如何工作的? attach_img asylum-seeker 2018-2-7 62453 ydfq128 2018-2-9 20:59
[求助] primetime的common,linux和amd64是什么意思啊  ...2 dongshusong 2010-10-19 148747 cuibeibei 2018-2-9 09:13
[求助] 请教一个primetime静态时序仿真的问题 attach_img  ...2 ttxs2009 2013-3-14 147481 cuibeibei 2018-2-9 09:11
[招聘] 请教已经工作的前辈,知道这个公司不?  ...2345 feixianhu 2009-12-15 4014823 anytao 2018-2-9 08:34
[求助] [求助]Vivado 下如何设置set input delay max和min tigerx_bit 2018-2-8 04607 tigerx_bit 2018-2-8 23:57
[求助] VCS Dump sv interface/struct/... jun_dahai 2018-2-8 01994 jun_dahai 2018-2-8 10:10
[求助] 请教个ISE中时序约束的问题 djqlyy 2018-2-8 02672 djqlyy 2018-2-8 08:59
[求助] 请教一下I2C_AV_config的LUT的意义? attach_img asylum-seeker 2018-2-7 01933 asylum-seeker 2018-2-7 09:29
[求助] 咨询个布线不成功的问题 attach_img djqlyy 2018-2-6 12239 djqlyy 2018-2-7 09:16
[招聘] 磐启微电子招聘 数字设计 RFIC等工程师 panchip 2018-2-6 03097 panchip 2018-2-6 17:37
[求助] clock tree 的max_transition, max_fanout & max_capacitance 的设置 alfredqkthao258 2018-2-6 02090 alfredqkthao258 2018-2-6 15:50
[讨论] Xilinx家FPGA软件使用流程优化 demonprime 2018-2-5 22576 zhangning029 2018-2-5 23:22
[求助] 打脸了,复数乘法器,定位不到问题。 attach_img qiurijian 2018-2-1 32325 qiurijian 2018-2-5 12:04
[求助] TetraMAX安装完成后无法正常使用出现如下错误。 attach_img 未雨 2018-2-3 12164 hyperpicc 2018-2-5 10:32
[求助] 求问有人做过SerDes芯片与fpga内的GTX/GTH等直接互传数据吗? NigeDoubi 2018-1-24 64796 capcomwf 2018-2-4 21:01
[求助] DC综合的ungroup问题  ...2 tbag12345 2010-9-16 1513461 haoyz 2018-2-4 20:34
[求助] 怎么采用将双口RAM挂载到emif总线上面? kikazzx 2018-1-16 22639 益达。我的 2018-2-4 20:04
[求助] ASIC下,top代码中除了instance外还有其他逻辑,会影响综合吗 quangongzi 2018-2-2 11765 rvisk 2018-2-3 10:01
[求助] 请教关于异步FIFO设计的问题 attach_img  ...2 IC.Michael 2015-3-26 105330 xiaoyisimonguo 2018-2-3 01:22
[原创] altera 空工程生成sof文件很大??????? 52927605@qq.com 2018-1-30 63153 t28user 2018-2-2 23:21
[求助] 关于测试文件编写正弦波形 xpfshawn 2018-2-2 42109 xpfshawn 2018-2-2 21:59
[求助] 工程 vivado 建立时间,保持时间不满足,修改思路 attach_img  ...2 qiurijian 2018-1-23 1417978 hank_fan 2018-2-2 20:53
[求助] microblaze的差分时钟输入如何改成单端? ydfq128 2018-2-2 02055 ydfq128 2018-2-2 19:57
[讨论] 2016年人工智能芯片行业深度研究报告 attachment  ...23 hqhjj 2016-11-7 217844 churchmice 2018-2-2 14:00
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-8 00:20 , Processed in 0.029704 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块