求解ISE中的OFFSET IN和OFFSET OUT约束疑问

coling

offset in before是定义了fpga输入时钟数据的钟码关系，布局布线后，时序约束工具据此可以分析出内部时序是否违例。然而offset out after是什么意思呢？第一、如果是在布局布线前定义fpga输出数据和输入时钟的钟码关系，那么定义的前提是这个钟码关系是已知的，但是根本不可能啊，fpga内部布局布线结构无法预测，关系就无法预先得知；所以第二，这个约束就是定义或者约束fpga布局布线后，在输入时钟上升沿到达后，数据多久有效吗？这样也不对啊，如果定义一个稍大的延迟，fpga根本就不能实现，那这样定义还有什么意义。求解答啊