数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 6 |主题: 31364|排名: 7

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 232 233 234 235236237 238 239 ... 897 / 897 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 跪求Vivado SRIO Gen2.0 IP的使用方法怎么用都是Port和Link无法初始化	liuyucat 2018-7-14	02893	liuyucat 2018-7-14 23:26
[资料] the zynq book	醉里飞霜 2018-5-27	52827	mekamil 2018-7-14 07:36
[求助] FPGA的扇出多大	谁枫而飘 2018-7-13	12737	lovelaner 2018-7-14 01:01
[讨论] 业界实现硬件木马检测的基本前提	petrel87 2018-7-12	12334	petrel87 2018-7-13 23:08
[求助] 几个概念问题请教下	IC.Michael 2018-7-12	21914	IC.Michael 2018-7-13 19:16
[资料] synopsys.Design.Compiler.2000.v5 安装步骤（经XP验证） ...2	idas643 2011-11-3	1210683	hplpop 2018-7-13 14:59
[原创] 求解答逻辑综合中的boundary optimization的优缺点	Marvin.Liang 2018-7-13	03952	Marvin.Liang 2018-7-13 14:20
[求助] 读取FPGA DNA	土门 2018-7-12	12419	土门 2018-7-13 13:18
[求助] XILINX ChipScope 6.3 序列号	seyior 2004-12-16	35604	dletop 2018-7-13 12:57
[求助] 求助，关于ICG和跨时钟域同步 - [悬赏 100 信元资产]	wangyu135792 2018-7-9	43488	y23angchen 2018-7-13 10:57
[原创] 解答送500信元 div2,4，8分频电路的实现优缺点分析 ...2	wrhwindboy 2018-5-27	104836	易生 2018-7-13 09:53
[求助] xilinx的K7 FPGA控制SSD。SATA3.0接口物理层OOB模块延时问题	浮城记忆 2016-8-28	34054	Danieliu 2018-7-12 13:59
[求助] verdi破解求助	花涛 2018-7-11	32661	tfpwl_lj 2018-7-12 08:10
[求助] 系统总线设计	xranger 2018-6-29	64510	xranger 2018-7-11 15:52
[求助] 使用的FPGA因为逻辑资源少不能使用在线逻辑分析仪，在调试的时候有啥好办法吗？	justinsteven 2018-5-19	32487	frankqs 2018-7-11 12:14
[求助] 关于verilog中的“#”问题 ...2	uiwjyb 2018-7-8	156143	uiwjyb 2018-7-11 10:32
[原创] 为什么时钟与寄存器之间加入buffer会增强时钟驱动能力 ...2 3 4	雨打溪风 2010-8-10	3220317	13669239445 2018-7-10 21:20
[求助] verilog语法问题	lkkl54 2018-7-4	62993	liuyangqwin2 2018-7-10 16:23
[求助] 阵列电阻递增设计	冯佳杰123 2018-7-10	02256	冯佳杰123 2018-7-10 14:04
[原创] verilog testbench的问题讨论 - [悬赏 1 信元资产]	我不是三毛 2018-7-7	63265	wuyi316904 2018-7-10 13:26
[招聘] 阿里巴巴诚聘FPGA开发工程师	lvyilong316 2018-7-8	22820	cxyfisher 2018-7-10 07:52
[求助] 求助，关于ICG和跨时钟域同步	wangyu135792 2018-7-9	02049	wangyu135792 2018-7-9 16:34
[资料] 求WPC Qi协议v1.2.4版本或者v1.2.3版本 - [悬赏 50 信元资产]	349548407xmj 2018-7-9	02877	349548407xmj 2018-7-9 15:12
[求助] 求大神指导如何在时序仿真中查看内部信号 ...2 3 4	lvlv2011 2012-6-27	3019886	zxcvbnma3202 2018-7-7 01:24
[求助] arm cm0 linux gcc编译遇到问题 -	xiaolehou 2018-5-16	42886	xiaolehou 2018-7-5 23:04
[原创] VSR	yichaoren 2018-7-5	02576	yichaoren 2018-7-5 16:56
[求助] vivado生成库配置文件modelsim.ini如何使用？	american007 2018-7-5	01636	american007 2018-7-5 11:21
[求助] PT提取lib遇到警告	sky_5294 2018-7-5	01638	sky_5294 2018-7-5 08:15
[求助] 初学时序分析，Fmax和Restricted Fmax有什么关系	善良的绅士 2018-7-2	23036	baba_ship 2018-7-5 05:33
[求助] 求助：VCS 编译后simv -gui时出现问题	jojo0288 2018-7-3	23056	jojo0288 2018-7-4 18:10
[其它] 我公司提供业界最小的H.264编码器,解码器IP及视频解决方案	asic_service 2017-11-15	73973	asic_service 2018-7-4 16:18
[求助] 关于ASTRO安装的问题	wqy1985 2009-12-28	63828	jeffej 2018-7-3 23:38
[求助] 请问触发器输出的响应时间Tco和保持时间、建立时间有什么关系吗？	哈哈1234 2018-5-24	12080	方大囧 2018-7-3 19:53
[讨论] quartus调用ROM时，读出的值与mif文件不一致	小坤坤帅 2018-7-2	43448	小坤坤帅 2018-7-3 11:18
[求助] 同步时钟（分频前后）的timing问题	renzimu 2016-2-25	54174	Rambo一号 2018-7-2 19:28

1 ... 232 233 234 235236237 238 239 ... 897 / 897 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 6 |主题: 31364|排名: 7

快速发帖

浏览过的版块

站长推荐 /1