设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 解答送500信元 div2,4，8分频电路的实现优缺点分析 ...
12
返回列表 发新帖
楼主: wrhwindboy

[原创] 解答送500信元 div2,4，8分频电路的实现优缺点分析

[复制链接]
易生
发表于 2018-7-13 09:53:42 | 显示全部楼层
如果2、4、8分频时钟要跟源时钟同步的话，肯定是选择第二种方案，可以减少cts的复杂度以及修timing的电路开销。同时第二种方案的好处还有2、4、8分频可以实时切换分频系数，不会出现glitch
回复 支持 反对

使用道具 举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-29 11:33 , Processed in 0.010343 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表