数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 11 |主题: 31364|排名: 7

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 229 230 231 232233234 235 236 ... 897 / 897 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] verilog DDR2读写错误 - [悬赏 1000 信元资产]	踢球男孩 2018-8-12	105049	chinamanxr 2018-8-18 12:16
[求助] who can access this doc	码农 2018-8-17	02411	码农 2018-8-17 16:46
[求助] jesd204b接口 ...2	xueyw 2017-5-25	118365	spring1919 2018-8-17 16:15
[求助] casez和casex的使用	fttftt1426 2018-8-14	12727	14425324 2018-8-16 22:59
[求助] design vision 层次化窗口看不到读入的文件怎么回事？求解？	tangtang6943 2018-1-5	22714	yhzcn 2018-8-16 18:05
[求助] 关于VHDL条件编译的设置	IC.Michael 2018-8-14	24348	IC.Michael 2018-8-16 16:42
[求助] 关于FALSE PATH的问题请教下大家 ...2	IC.Michael 2017-11-13	105369	IC.Michael 2018-8-16 16:39
[求助] FPGA做工程，直播错误2，硬件连接错误。	qiurijian 2018-1-15	75073	fhy420462303 2018-8-16 15:47
[求助] fpga 中调用FIFO 的ip核的问题 ...2 3	jiannanc 2018-1-26	288209	fhy420462303 2018-8-16 15:45
[求助] 应届小硕一枚，求助前辈数字芯片设计 ...2 3	xiamor123 2018-7-5	219477	fhy420462303 2018-8-16 15:37
[求助] modelsim不加sdf文件时门级延迟是怎么来的？	xinranhosue 2018-7-3	52870	fhy420462303 2018-8-16 15:34
[求助] FPGA开发你们在做后仿真吗？ ...2	YYFFLLMMNN 2018-7-16	104848	reptilian77 2018-8-16 02:55
[讨论] 超前进位加法器的问题	勇敢的小牛 2018-7-20	22434	orlye 2018-8-15 17:46
[求助] 新人求助，virtuoso使用	shenao3000 2018-7-20	13186	fhy420462303 2018-8-15 17:17
[求助] 请教大项目的filelist管理	zsftm 2018-7-20	33118	fhy420462303 2018-8-15 17:17
[求助] Modelsim的白色虚线是什么意思？	telewuhun 2018-7-24	34390	fhy420462303 2018-8-15 17:11
[求助] FPGA输入数据错误	快乐小鱼 2018-7-22	72335	fhy420462303 2018-8-15 17:09
[求助] DC综合warning 管脚连接logic 0或logic1	xinranhosue 2018-7-24	12648	fhy420462303 2018-8-15 17:06
[求助] 晶振占空比	随遇而安111 2018-7-26	13926	fhy420462303 2018-8-15 17:02
[求助] 非阻塞的赋值语句，综合成什么电路？	wupingee 2018-7-26	63228	fhy420462303 2018-8-15 17:01
[求助] 如何使用标准单元库仿真组合逻辑时序	xiaozh 2018-7-26	12644	fhy420462303 2018-8-15 16:59
[求助] verilog中语法问题	hxy110 2018-7-27	73017	fhy420462303 2018-8-15 16:56
[求助] verilog 语法问题写testbench中可以用分数和小数吗？	muxiaona 2018-7-28	34122	fhy420462303 2018-8-15 16:55
[求助] verilog可以这样用parameter 吗？	american007 2018-7-28	53518	fhy420462303 2018-8-15 16:51
[求助] 针对TDC电路的时钟问题的一些谈论	xiaozh 2018-7-29	33584	fhy420462303 2018-8-15 16:50
[求助] 关于自动化仿真的问题，求教	glace12123 2018-7-31	22836	fhy420462303 2018-8-15 16:47
[求助] 请教：verdi怎么加载VHDL库altera_mf	VPN_chip_design 2018-7-18	13132	花涛 2018-8-15 14:14
[求助] inout类型端口的仿真问题?	american007 2018-8-9	42969	14425324 2018-8-14 22:00
[求助] 找出没有使用的文件（模块）	qwpsmile 2018-8-13	32651	14425324 2018-8-14 21:39
[求助] vivado加载xci文件时报错	IC.Michael 2018-6-7	24691	IC.Michael 2018-8-14 21:05
[讨论] 什么是 “High Speed” Logic Design	csgood 2018-8-8	53365	fhy420462303 2018-8-14 16:52
给大家推荐一个资料丰富的网站 ...2 3	kungbao 2008-10-19	239797	fishane 2018-8-14 16:18
[原创] 600页的FPGA设计指南（中文版） ...2 3 4 5 6..12	rousong1989 2013-7-16	11034379	ikanbilis 2018-8-14 14:26
[原创] $random(seed)使用方法	jun_dahai 2018-8-13	22735	ikanbilis 2018-8-14 14:19
[求助] 添加IP核模块后将结果利用串口通信输出怎么做？	zhangzhe123 2018-8-14	02047	zhangzhe123 2018-8-14 12:38

1 ... 229 230 231 232233234 235 236 ... 897 / 897 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 11 |主题: 31364|排名: 7

快速发帖

浏览过的版块

站长推荐 /1