关于VHDL条件编译的设置

IC.Michael

Verilog中条件编译的话可以设置【`ifdef   `else   `endif】通过宏定义来进行，做空模块或者条件编译。那么问题来了，在VHDL中该如何实现类似的功能呢？中午搜索了好久都没见到答案，特来请教下论坛里的同学。

fhy420462303

回复 1# IC.Michael


    VHDL不支持条件编译语句，VHDL只能用generate将所有情况都编译一遍，然后使用！

IC.Michael

回复 2# fhy420462303


   谢谢，之前查资料的时候，好像也看到了说用generate的方法，个人用惯了Verilog，对于vhdl还是不太习惯啊。