EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31133|排名: 6

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 226 227 228 229230231 232 233 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助]新手问一下PLL中的PFD的死区时间怎么确定？着急！！！！！！！！ (无内容)	jiangsq 2005-11-24	88209	两口盐汽水 2018-6-27 10:38
[求助] 请问如何提高modelsim的仿真速度 ...2	sunhui_asic 2018-6-22	115486	rosshardware 2018-6-27 10:13
[求助] DC2015的license有问题	yitengzeng 2016-7-19	32966	中国梅西 2018-6-27 09:22
[求助] 关于report_clock_gating_check	leijing 2018-6-14	12411	leijing 2018-6-26 20:45
[求助] 关于FPGA外围SPI接口芯片配置 ...2	xxrw2007 2014-4-18	119050	郭治卫 2018-6-26 19:37
[求助] 用Verilog如何实现一个边沿启动计数器模块 ...2 3	bh3715 2010-11-30	2615838	rosshardware 2018-6-26 11:48
[原创] ic行业应届毕业生求职记录精华3 ...2 3	nixiaodao 2015-10-14	2716347	善良的绅士 2018-6-25 23:48
[活动] 【FPGA竞赛】DIGILENT全可编程创新创业设计大赛等你来战！	DIGILENT中国 2017-3-7	54172	sgphoto 2018-6-25 22:20
[求助] 请问VERILOG输出部分显示一串X怎么解决 - [悬赏 30 信元资产]	kafai 2018-6-8	12668	rosshardware 2018-6-25 10:54
[求助] 基本的与门，这两种写法在实现上有什么区别？	zqq624723237 2018-6-8	52692	rosshardware 2018-6-25 10:51
[招聘] 15000元招做通信仿真（或深度学习）的同学，私活现金报酬，不坐班	chenwen3678 2018-6-21	02028	chenwen3678 2018-6-21 14:40
[求助] DC和ICC的 Lab 和相应的 Lab User guide 从哪里下载	云中鹤叉 2013-10-19	35459	mila07 2018-6-21 13:43
[求助] 异步FIFO中rd_empty的问题	昶橙子 2016-9-17	44161	liugao123 2018-6-20 23:03
[原创] verilog中有符号数和无符号数计算规则总结	ee_zoro 2018-6-20	12410	student321 2018-6-20 19:29
[转贴] 美光進行下世代 1Y 奈米 DRAM 驗證，技術上不須推進 EUV 應用	peterlin2010 2018-6-19	22906	peterlin2010 2018-6-19 22:21
[讨论] 不知大家目前最先进工艺到多少??	andy2000a 2018-6-19	22063	dcircuit 2018-6-19 20:36
[资料] PCIE简介	sh8888168 2018-6-18	42481	im.leo 2018-6-19 17:34
[求助] vivado综合edif文件时碰到的问题	爱看nba 2018-6-19	04656	爱看nba 2018-6-19 09:12
Optimization of Power/Ground Networks IEEE	arrow4arrow 2009-8-11	73287	iNostory 2018-6-18 12:53
PCIE转SATA的host controller ...2	funkymouse 2008-11-20	136553	huatiantian 2018-6-16 12:57
[原创] 基于Verilog 的几种边沿探测方法的比较精华3 ...2 3 4	chenpenghjh3 2011-11-14	3214754	钢铁孙 2018-6-15 09:43
[求助] 关于ideal network下的clock transition	leijing 2018-6-12	52887	leijing 2018-6-14 15:10
[求助] set_dft_signal .... -view -existing_dft timing{10 20}	dyytx 2017-9-27	21961	潇洒的蛋壳Chris 2018-6-14 13:57
[求助] DC综合时需要加入哪些文件？[已解决]	HP_ccyz2012 2012-8-22	95946	无声告白 2018-6-13 21:17
[资料] 最近看了一些好书分享给大家	eeteenager 2018-5-31	83097	ID2007 2018-6-13 13:39
[求助] 关于CPU中流水线问题	lhw123 2018-6-12	43019	masaka_xlw 2018-6-13 01:13
[求助] FPGA调试SD卡在SD模式下进行初始化操作发命令无响应	ly35381785 2017-6-19	22503	LegendNing 2018-6-12 21:48
[求助] vivado中block design集成问题	昶橙子 2018-6-12	12153	昶橙子 2018-6-12 16:11
[转贴] ubuntu 64位安装modelsim10.2c	wide_road 2016-2-25	13186	nazhaahai 2018-6-12 14:03
[求助] Die Revision	mzz007 2018-6-12	02127	mzz007 2018-6-12 11:02
[求助] dc时编译不出延时	xiaozh 2018-6-2	82221	wsyctot 2018-6-12 09:25
[求助] 多bit跨时钟域处理疑问 ...2	zqq624723237 2018-5-2	146646	zhb129 2018-6-11 14:32
[求助] 解答送500信元 div2,4，8分频电路的实现优缺点分析 - [悬赏 500 信元资产]	wrhwindboy 2018-6-10	12305	A1985 2018-6-10 15:32
[求助] virtex-7系列开发板用MIG做DDR3读写中读出的数据顺序怎么打乱了？	zhang_peng 2015-6-15	84210	gs850997871 2018-6-8 16:25
[原创] DDR3读写问题 ...2	windtrailer 2012-10-10	129429	whoschen 2018-6-8 16:14

1 ... 226 227 228 229230231 232 233 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31133|排名: 6

快速发帖

浏览过的版块

站长推荐 /1