EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 5

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 226 227 228 229230231 232 233 ... 891 / 891 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 使用的FPGA因为逻辑资源少不能使用在线逻辑分析仪，在调试的时候有啥好办法吗？	justinsteven 2018-5-19	32287	frankqs 2018-7-11 12:14
[求助] 关于verilog中的“#”问题 ...2	uiwjyb 2018-7-8	155710	uiwjyb 2018-7-11 10:32
[原创] 为什么时钟与寄存器之间加入buffer会增强时钟驱动能力 ...2 3 4	雨打溪风 2010-8-10	3219543	13669239445 2018-7-10 21:20
[求助] verilog语法问题	lkkl54 2018-7-4	62786	liuyangqwin2 2018-7-10 16:23
[求助] 阵列电阻递增设计	冯佳杰123 2018-7-10	02068	冯佳杰123 2018-7-10 14:04
[原创] verilog testbench的问题讨论 - [悬赏 1 信元资产]	我不是三毛 2018-7-7	63060	wuyi316904 2018-7-10 13:26
[招聘] 阿里巴巴诚聘FPGA开发工程师	lvyilong316 2018-7-8	22630	cxyfisher 2018-7-10 07:52
[求助] 求助，关于ICG和跨时钟域同步	wangyu135792 2018-7-9	01851	wangyu135792 2018-7-9 16:34
[资料] 求WPC Qi协议v1.2.4版本或者v1.2.3版本 - [悬赏 50 信元资产]	349548407xmj 2018-7-9	02737	349548407xmj 2018-7-9 15:12
[求助] 求大神指导如何在时序仿真中查看内部信号 ...2 3 4	lvlv2011 2012-6-27	3018993	zxcvbnma3202 2018-7-7 01:24
[求助] arm cm0 linux gcc编译遇到问题 -	xiaolehou 2018-5-16	42727	xiaolehou 2018-7-5 23:04
[原创] VSR	yichaoren 2018-7-5	02487	yichaoren 2018-7-5 16:56
[求助] vivado生成库配置文件modelsim.ini如何使用？	american007 2018-7-5	01546	american007 2018-7-5 11:21
[求助] PT提取lib遇到警告	sky_5294 2018-7-5	01553	sky_5294 2018-7-5 08:15
[求助] 初学时序分析，Fmax和Restricted Fmax有什么关系	善良的绅士 2018-7-2	22845	baba_ship 2018-7-5 05:33
[求助] 求助：VCS 编译后simv -gui时出现问题	jojo0288 2018-7-3	22908	jojo0288 2018-7-4 18:10
[其它] 我公司提供业界最小的H.264编码器,解码器IP及视频解决方案	asic_service 2017-11-15	73756	asic_service 2018-7-4 16:18
[求助] 关于ASTRO安装的问题	wqy1985 2009-12-28	63665	jeffej 2018-7-3 23:38
[求助] 请问触发器输出的响应时间Tco和保持时间、建立时间有什么关系吗？	哈哈1234 2018-5-24	11981	方大囧 2018-7-3 19:53
[讨论] quartus调用ROM时，读出的值与mif文件不一致	小坤坤帅 2018-7-2	43260	小坤坤帅 2018-7-3 11:18
[求助] 同步时钟（分频前后）的timing问题	renzimu 2016-2-25	54011	Rambo一号 2018-7-2 19:28
[求助] USB返回数据不全是什么问题	快乐小鱼 2018-7-2	01518	快乐小鱼 2018-7-2 17:34
[求助] xilinx的MIG核控制DDR3，初始化有时候无法完成。。。	土门 2018-7-2	12019	土门 2018-7-2 10:55
[求助] 求助寄存器延时	山猫 2018-6-9	93665	sharp杨 2018-6-30 21:26
[求助] 关于Verilog里状态机default状态的问题	tt44tt44 2018-6-28	77946	Rambo一号 2018-6-30 21:21
[资料] 如何利用Device DNA实现FPGA设计加密	airtight 2016-1-15	23463	zzj0329 2018-6-29 19:11
[求助] 请问大家的FPGA平台都在哪里购买	novel_qin 2018-6-15	22546	demonprime 2018-6-29 10:05
[求助] GCLK不够用怎么办 ...2 3	raojp 2018-3-7	227957	谁枫而飘 2018-6-29 09:55
[原创] 几条综合命令的点点讨论精华1 ...2	jun_dahai 2012-1-4	108405	yxccc1108 2018-6-29 00:31
[求助] zedboard的QSPI启动问题	dearhero 2018-6-28	02392	dearhero 2018-6-28 15:00
[求助] 关于XILINX Ethernet IP核版本的问题	IC.Michael 2018-6-25	12641	IC.Michael 2018-6-28 09:38
[求助] 非阻塞赋值 ...2	hxy110 2017-7-4	106051	rosshardware 2018-6-27 12:29
[求助] xilinx 的BUFG 在综合和布局布线的时候如何正确添加约束 ...2 3 4 5	一力为侵 2013-3-1	4621681	micdot 2018-6-27 11:41
[求助]新手问一下PLL中的PFD的死区时间怎么确定？着急！！！！！！！！ (无内容)	jiangsq 2005-11-24	88267	两口盐汽水 2018-6-27 10:38
[求助] 请问如何提高modelsim的仿真速度 ...2	sunhui_asic 2018-6-22	115600	rosshardware 2018-6-27 10:13

1 ... 226 227 228 229230231 232 233 ... 891 / 891 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 5

快速发帖

浏览过的版块

站长推荐 /1