EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31133|排名: 6

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 224 225 226 227228229 230 231 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[资料] quartus 经典教程 ...2	lureny 2016-7-8	105135	besarkecil 2018-7-24 15:09
[求助] ddr2读数据开始为0，如何解决？	傲拓天疆 2018-7-24	01489	傲拓天疆 2018-7-24 14:34
[求助] 并行pattern仿真，会有几个移位操作，但是我不清楚这几个移位clk是干嘛用的	黑崎一护776 2018-7-24	03006	黑崎一护776 2018-7-24 12:43
[求助] 有没有节省资源的cos(x)计算方式？	glace12123 2018-7-14	42423	huster 2018-7-23 12:06
[求助] 请教大佬们DDR3读写问题，欢迎大家进来讨论啊	gs850997871 2018-6-8	22860	傲拓天疆 2018-7-21 11:18
后仿真，时序仿真和门级仿真是不是一个意思？ ...2	powermike 2007-10-14	118819	jiangliuer勇 2018-7-20 20:29
[求助] FPGA的JTAG接口电路的上下拉电阻的问题 ...2 3	huige2601 2010-3-15	2523935	rosshardware 2018-7-20 14:08
[讨论] #time延时处在不同位置的作用与区别	艾克0928 2018-7-16	63123	艾克0928 2018-7-19 20:37
[求助] 请教，FPGA运行一段时间后强制复位	zfgu 2018-7-16	62151	mysoul 2018-7-19 20:27
[求助] Altera CPRI	EDAStar 2018-7-18	12395	gaurson 2018-7-19 13:49
[求助] 怎么在网表里给引脚加电压，全局的	andy89926 2018-7-18	12327	andy89926 2018-7-18 22:21
[求助] AFDX链路层实现的问题	dkjhl623 2013-5-27	35604	genuineli 2018-7-18 20:43
[求助] [求]基于Verilog+HDL的通信系统设计 + VerilogHDL那些事儿 ...2 3 4	andy2000a 2013-9-22	3515289	peterlin2010 2018-7-18 19:10
[招聘] 招聘--数字IC验证工程师--深圳	king0798 2018-7-13	12555	king0798 2018-7-18 16:06
[资料] [学习vi和Vim编辑器(第7版)]	zxopenwgb 2016-9-19	32744	moyanjie 2018-7-18 14:15
一个仿真时遇到的的错误，请大家帮忙看看是怎么回事	davidleewei 2003-11-28	52966	EDAStar 2018-7-18 10:52
quartus一问	zhzero 2003-11-27	22817	EDAStar 2018-7-18 10:47
有关ＱＵＡＲＴＵＳ中ＥＤＡ　ＴＯＯＬＳ　ＳＥＴＴＩＮＧ　的问题 ...2	songyang 2003-11-6	105375	EDAStar 2018-7-18 10:44
[求助] Altera ALTGX modelsim仿真不正确	EDAStar 2018-7-18	02442	EDAStar 2018-7-18 10:30
[原创] 好马配好鞍，为一本好书寻找一个好译者电子版下载请看8楼 ...2 3 4 5 6	qiang0204 2012-8-6	5818555	jw_cai 2018-7-17 20:45
[求助] [已解决]关于verilog加法运算溢出的问题	estyzq 2011-8-27	79091	统一鲜橙多 2018-7-17 15:57
[求助] modelsim仿真问题，麻烦大家进来看看！！！！	北纬30度 2018-7-15	13734	gaurson 2018-7-16 13:50
[资料] synopsys STA UG	Jon_fss 2017-12-12	22966	qingkou 2018-7-15 09:36
[求助] 跪求Vivado SRIO Gen2.0 IP的使用方法怎么用都是Port和Link无法初始化	liuyucat 2018-7-14	02765	liuyucat 2018-7-14 23:26
[资料] the zynq book	醉里飞霜 2018-5-27	52585	mekamil 2018-7-14 07:36
[求助] FPGA的扇出多大	谁枫而飘 2018-7-13	12507	lovelaner 2018-7-14 01:01
[讨论] 业界实现硬件木马检测的基本前提	petrel87 2018-7-12	12106	petrel87 2018-7-13 23:08
[求助] 几个概念问题请教下	IC.Michael 2018-7-12	21725	IC.Michael 2018-7-13 19:16
[资料] synopsys.Design.Compiler.2000.v5 安装步骤（经XP验证） ...2	idas643 2011-11-3	129975	hplpop 2018-7-13 14:59
[原创] 求解答逻辑综合中的boundary optimization的优缺点	Marvin.Liang 2018-7-13	03629	Marvin.Liang 2018-7-13 14:20
[求助] 读取FPGA DNA	土门 2018-7-12	12202	土门 2018-7-13 13:18
[求助] XILINX ChipScope 6.3 序列号	seyior 2004-12-16	35410	dletop 2018-7-13 12:57
[求助] 求助，关于ICG和跨时钟域同步 - [悬赏 100 信元资产]	wangyu135792 2018-7-9	43203	y23angchen 2018-7-13 10:57
[原创] 解答送500信元 div2,4，8分频电路的实现优缺点分析 ...2	wrhwindboy 2018-5-27	104465	易生 2018-7-13 09:53
[求助] xilinx的K7 FPGA控制SSD。SATA3.0接口物理层OOB模块延时问题	浮城记忆 2016-8-28	33812	Danieliu 2018-7-12 13:59

1 ... 224 225 226 227228229 230 231 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31133|排名: 6

快速发帖

浏览过的版块

站长推荐 /1