在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[求助] DDR2 SDRAM Controller with ALTMEMPHY 内存参数设置 ckzuan 2012-4-25 75994 xiyou515 2018-10-10 22:14
[讨论] Delay只有两种实现方式? wjcdx 2018-9-13 32587 wjcdx 2018-10-10 20:48
[求助] AURORA_8b10b 黎释注册 2017-4-21 74174 BUBBLE111 2018-10-10 16:02
[求助] dft中-hookup_pin的使用方法请教~~~~~!!!! 雨打溪风 2010-10-8 511578 gothlinking 2018-10-10 15:39
[求助] xilinx_devcfg.c 驱动使用问题,请赐教 zhang289444124 2017-4-2 13146 brook_lp 2018-10-10 14:53
[求助] PT report timing DFF的 CDN到下一个 DFF的 D端 dyytx 2018-9-27 22774 orlye 2018-10-9 10:13
[资料] 同步FIFO和异步FIFO snq31418 2017-8-2 93746 luyuan_0922 2018-10-9 00:07
[求助] verilog中关于延时的问题 勇敢的小牛 2018-9-12 32435 maoqiu 2018-10-8 20:50
[求助] 关于前端设计中资源使用情况 hxy110 2018-9-23 12187 maoqiu 2018-10-8 20:42
[原创] Nvidia面试真题讲解 iNostory 2018-9-26 22246 jackhb007 2018-10-8 16:19
[原创] 请教PWM的占空比 atlandis 2018-10-8 02285 atlandis 2018-10-8 11:08
[招聘] 5000元现金找做wifi室内定位同学做一个仿真,不坐班,现金 chenwen3678 2018-10-8 01826 chenwen3678 2018-10-8 10:05
[原创] FPGA/SOC培训 xiyue_007 2018-10-8 02354 xiyue_007 2018-10-8 10:00
紧急求助,如何用FPGA进行倍频  ...2 crainflower 2004-7-5 1410452 一只小波波 2018-10-8 01:59
[讨论] xilinx FPGA为什么一个CLB含两个Slice 河源皮 2018-10-7 02374 河源皮 2018-10-7 15:59
[求助] fpga IP core license 讨论 freestyle 2018-10-5 22537 chris2017 2018-10-7 11:17
[调查] [Request] Systemverilog for Design and Verification Training Lab h9f3 2018-10-6 02987 h9f3 2018-10-6 21:28
[转贴] 模拟集成电路设计九个级别《转》 djsly4321 2013-3-29 75320 liujx_uestc 2018-10-6 21:05
[求助] Perl脚本实现HEX文件转coe文件,无法在windows正常运行 scott_lele 2014-2-21 33078 tezhi 2018-10-3 08:36
[原创] 请教如何解决IIR数字滤波器不稳定的问题? atlandis 2018-9-30 12548 shiyinjita 2018-10-2 16:19
[资料] 求Tessent IJTAG User’s Manual啊~~~~~ 黑崎一护776 2018-10-2 01956 黑崎一护776 2018-10-2 11:12
[求助] 为什么我的这个主机SPI的时序中SSEL片选信号拉不高啊 cai596513612 2018-9-30 12809 gaurson 2018-10-1 17:37
[求助] 一个关于cortex-M0调试的问题 menglizhuiyi 2013-10-23 75038 janking20 2018-10-1 10:20
[求助] vivado 報錯問題 tezhi 2018-9-28 44052 tezhi 2018-9-30 21:40
[求助] VHDL基本用法 hxy110 2018-9-29 13846 gaurson 2018-9-30 14:26
[求助] 双击ise工程中的IP核为什么打不开IP核的编辑界面 djqlyy2922 2018-9-30 02452 djqlyy2922 2018-9-30 14:07
[求助] quartus中异步FIFO IP核如何清空数据?是用aclr信号清空吗? 最后的和弦 2018-9-30 03525 最后的和弦 2018-9-30 10:18
[求助] MIPI求助 浪海 2018-8-16 22822 never1978 2018-9-29 18:05
[讨论] 64位VCS在Centos6.4上跑仿真出现问题,求帮助 soelife 2014-9-24 23260 never1978 2018-9-29 18:01
[求助] UVM使用中遇到奇怪的问题 walkingjian 2018-9-28 22199 gaurson 2018-9-29 16:23
[原创] FPGA数码管动态扫描附件详细的讲解 chop147 2018-9-29 02212 chop147 2018-9-29 10:21
[求助] 请问altera哪个IP核可以计算反正切啊? 最后的和弦 2018-9-28 01577 最后的和弦 2018-9-28 18:25
[其它] 学习交流群 kdwwolf 2018-9-27 24728 kdwwolf 2018-9-28 18:18
[求助] 谁有ISE环境下的jesd204B的user guide,网上下载不到,非常感谢 星星点灯1998 2018-9-28 02094 星星点灯1998 2018-9-28 11:20
[求助] FPGA中FFT IP核输出的数据需要按位取反加一吗? 最后的和弦 2018-9-25 43156 fascinate_lyd98 2018-9-28 10:58
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-11-6 03:11 , Processed in 0.040752 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块