在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[求助] FPGA输入数据错误 快乐小鱼 2018-7-22 72086 fhy420462303 2018-8-15 17:09
[求助] DC综合warning 管脚连接logic 0或logic1 xinranhosue 2018-7-24 12260 fhy420462303 2018-8-15 17:06
[求助] 晶振占空比 随遇而安111 2018-7-26 13424 fhy420462303 2018-8-15 17:02
[求助] 非阻塞的赋值语句,综合成什么电路? wupingee 2018-7-26 62875 fhy420462303 2018-8-15 17:01
[求助] 如何使用标准单元库仿真组合逻辑时序 xiaozh 2018-7-26 12334 fhy420462303 2018-8-15 16:59
[求助] verilog中语法问题 hxy110 2018-7-27 72626 fhy420462303 2018-8-15 16:56
[求助] verilog 语法问题 写testbench中可以用分数和小数吗? attach_img muxiaona 2018-7-28 33796 fhy420462303 2018-8-15 16:55
[求助] verilog可以这样用parameter 吗? american007 2018-7-28 53256 fhy420462303 2018-8-15 16:51
[求助] 针对TDC电路的时钟问题的一些谈论 attach_img xiaozh 2018-7-29 33241 fhy420462303 2018-8-15 16:50
[求助] 关于自动化仿真的问题,求教 glace12123 2018-7-31 22439 fhy420462303 2018-8-15 16:47
[求助] 请教:verdi怎么加载VHDL库altera_mf VPN_chip_design 2018-7-18 12858 花涛 2018-8-15 14:14
[求助] inout类型端口的仿真问题? american007 2018-8-9 42496 14425324 2018-8-14 22:00
[求助] 找出没有使用的文件(模块) qwpsmile 2018-8-13 32243 14425324 2018-8-14 21:39
[求助] vivado加载xci文件时报错 attach_img IC.Michael 2018-6-7 24293 IC.Michael 2018-8-14 21:05
[讨论] 什么是 “High Speed” Logic Design csgood 2018-8-8 53044 fhy420462303 2018-8-14 16:52
给大家推荐一个资料丰富的网站  ...23 kungbao 2008-10-19 238717 fishane 2018-8-14 16:18
[原创] 600页的FPGA设计指南(中文版) attachment  ...23456..12 rousong1989 2013-7-16 11029948 ikanbilis 2018-8-14 14:26
[原创] $random(seed)使用方法 attachment jun_dahai 2018-8-13 22434 ikanbilis 2018-8-14 14:19
[求助] 添加IP核模块后将结果利用串口通信输出怎么做? zhangzhe123 2018-8-14 01721 zhangzhe123 2018-8-14 12:38
[求助] 120W24v补光灯驱动电路 hqlingo 2018-8-14 01715 hqlingo 2018-8-14 10:38
[讨论] maxv的UFM和CFM怎么个用法 attach_img ZHANGHUAFENG 2018-8-12 23049 ZHANGHUAFENG 2018-8-14 09:40
[原创] 5000元现金找做SDN\mininet仿真的同学,现金私活,不坐班 chenwen3678 2018-8-13 01593 chenwen3678 2018-8-13 21:55
[求助] xilinx的防抄袭问题咨询  ...2 qd0090 2017-2-24 105715 shoreshore 2018-8-13 13:59
[原创] 基于FPGA的信号处理教程 attach_img xuehua_12 2018-8-13 11464 花涛 2018-8-13 13:39
请教高手学习VHDL的好方法,请详细点 sst89564 2008-2-27 72608 honglin23 2018-8-13 12:30
[求助] XILINX出现的可恶的internal error,困扰我一周了,总是解决不了 attach_img pinggougou 2016-5-15 76013 zzj0329 2018-8-11 17:28
sysgen学习实例4代码 wangr0913 2009-7-2 12188 ikanbilis 2018-8-11 14:57
[求助] xilinx以太网IP 574920045 2013-10-9 97218 越野 2018-8-11 14:34
[资料] 求 CMOS VLSI Design 第四版 教材 martian618 2018-8-11 01686 martian618 2018-8-11 14:11
sysgen学习实例5代码 attachment wangr0913 2009-7-2 22520 fatalkiller 2018-8-10 20:39
[原创] 基于万兆网络的视频传输数据演示实例 attachment cgq081616 2015-4-13 32528 ikanbilis 2018-8-10 17:21
[求助] DJI笔试的一道题 zqq624723237 2018-7-9 42548 lx2116 2018-8-10 15:31
[求助] Altera Cyclone V PCIE硬核无法mwr发送数据 zhangyingnan168 2017-6-30 12154 flyboy 2018-8-10 10:34
[求助] 如何用vcs编译verilog+vhdl ckzuan 2012-5-3 63916 honglin23 2018-8-9 15:30
[求助] xilinx SDAccel as0920 2016-9-19 52904 fpga2018 2018-8-9 11:34
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-13 04:10 , Processed in 0.031409 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块