基于xilinx7系PCIE DMA模块的开发

qladxk2008

回复 10# qladxk2008


买的，  一次性价格。没有其他费用了。

neufeifatonju

回复 11# qladxk2008


   谢谢，方便透露一下，DMA核的价格吗，包含驱动吗，不包含的话，驱动价格是多少呢？谢谢啊，发我邮箱或者QQ都行：luoyong422802@163.com，QQ-214325312。

dljlpz

回复 10# qladxk2008 麻烦问一下,PCI Express AXI DMA Back-End Core (NWL)
供应商Northwest Logic，这个ip核通过什么渠道购买的。

glace12123

上行DMA，就是FPGA以MEM WRITE的方式，将一定的数据组成多个TLP，通过PCIe总线，传到PC指定的内存地址里，然后拉PCIe的一种中断，通知PC去内存搬数据。。。。
下行DMA，就是PC准备好数据，告诉FPGA可读，FPGA以MEM READ方式，通过PCIe总线，从PC指定的地址开始读取一定数量的数据，数据返回的是多个CPLD TLP，你把数据解析出来就OK，读完后可以以中断来通知PC已经读完。。。。
当然，DMA有简单有复杂，简单的DMA是block式的，一次只能操作一片连续地址空间，复杂是S&G式的，可以操作一大片不连续的空间（用链表来管理不连续的地址）。
这个分情况，如果如果在PC上，OS能给你分配的连续地址空间是很小的，用S&G更能提高PCIe单次DMA效率，如果在嵌入式系统上，可以分配一大片连续地址空间，用block式效率更高，而且管理起来方便。
无论是block式还是S&G模式，都不可能有52万行代码把？ 你知道52万行代码生成的电路是什么概念？  普通的block式DMA，几千行代码，我觉得都算多了。