数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 15 |主题: 31365|排名: 7

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 223 224 225 226227228 229 230 ... 897 / 897 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 好奇Video的SOC，还有其他类的多媒体SOC或者IP主要是实现什么功能呢？	qwer2016 2018-10-20	02257	qwer2016 2018-10-20 12:42
[转贴] AGM SOC获LED全多彩屏市场广泛认可	sjzdzzgc 2018-5-18	13183	sjzdzzgc 2018-10-19 14:29
[讨论] 感觉h.264 种的各种编码方法不是很系统	dodoee 2018-10-18	12857	masaka_xlw 2018-10-19 00:23
[求助] modelsim仿真问题，大家看过来！！！！！！！！！	雨打溪风 2010-9-13	612668	qsj_et 2018-10-18 22:14
[求助] 20k左右资源的FPGA大概啥价格？	zhangeth 2018-10-16	22592	工大鱼肉 2018-10-18 17:33
[原创] DC lab免费中文视频讲解	iNostory 2018-10-18	02167	iNostory 2018-10-18 10:27
[原创] 北京-人工智能算法-总监	LinyLin 2018-10-17	01117	LinyLin 2018-10-17 18:44
[求助] 求进位选择加法器方面的指导	alien920804 2013-12-11	94804	schedule84 2018-10-17 10:49
[讨论] 关于set_clock_groups贴几张图	IC.Michael 2018-10-5	23569	IC.Michael 2018-10-17 09:36
[求助] vivado两个激活license的选项有啥用途？	german010 2018-10-16	02205	german010 2018-10-16 22:22
[讨论] 【讨论\|求助】verilog怎么写能综合出异步的RAM	fucong_59 2018-10-13	65518	fucong_59 2018-10-16 10:56
关于流水线加法器的疑惑 ...2	愿做梦中蝶 2009-6-27	117673	iNostory 2018-10-15 11:22
[原创] 流水线加法器 ...2	yh919 2005-8-27	118330	iNostory 2018-10-15 11:18
[求助] SystemVerilog中的随机化问题	dreamylife 2012-1-5	57633	akqqyou 2018-10-14 14:43
[求助] 求助，用verilog实现RGB565转灰度图	鞋盒中的月亮 2018-10-14	02987	鞋盒中的月亮 2018-10-14 13:55
[求助] 跪求一段基于Verilog语言配置AD芯片寄存器的程序。。。。。。	最后的和弦 2018-10-13	12425	fucong_59 2018-10-13 21:53
[求助] 请问有人用FPGA给AD7616配置过寄存器吗？	最后的和弦 2018-10-13	02311	最后的和弦 2018-10-13 16:05
[求助] aurora 8b10b	BUBBLE111 2018-10-10	22718	BUBBLE111 2018-10-13 14:57
[求助] ptpx功耗分析 nwave ...2	htj844575037 2013-11-4	1810907	dtww 2018-10-13 11:03
[资料] Design Compiler使用说明 ...2 3 4	azsx8452 2010-6-3	3213273	nirvana_pear 2018-10-12 17:50
[求助] 请问vivado2017.3如何将edf文件添加wrapper？	helimpopo 2018-10-12	13852	tezhong 2018-10-12 17:04
[求助] FPGA通过SRIO发送数据给DSP会出现链路不稳，	gshaw 2015-9-16	24225	jazz850410 2018-10-12 13:42
[求助] FPGA作为主设备通过SRIO向DSP传输数据	火星撞地球 2017-5-3	32994	jazz850410 2018-10-12 13:40
[求助] srio doorbell	feiyuzhuxian 2017-8-3	33360	jazz850410 2018-10-12 13:38
[讨论] srio学习笔记，FPGA与DSP之间的SRIO通信。	qiurijian 2017-10-12	65184	jazz850410 2018-10-12 13:12
[求助] quartus版本及DDR2的问题	hcm608 2012-11-23	66926	zpalwaysyoung 2018-10-12 11:10
[求助] 文件操作语句$fopen仿真打不开文件	啵啵 2018-10-11	22713	啵啵 2018-10-11 20:35
[原创] 明德扬至简设计法--verilog综合器和仿真器	xuehua_12 2018-10-8	21890	xuehua_12 2018-10-11 15:14
[求助] 在ISE中的一个工程中如何加入edf和v文件	zpc987 2010-12-29	36913	suitengjie 2018-10-11 15:09
[求助] 关于D触发器的疑问 ...2	xiaowang8900 2018-9-16	125136	higoogle 2018-10-11 14:00
[求助] zynq bfm	patrick007 2018-10-11	02042	patrick007 2018-10-11 11:55
[求助] Xilinx ISE 系统任务是如何进行仿真的？	啵啵 2018-9-29	22497	啵啵 2018-10-11 09:53
[求助] DDR2 SDRAM Controller with ALTMEMPHY 内存参数设置	ckzuan 2012-4-25	76059	xiyou515 2018-10-10 22:14
[讨论] Delay只有两种实现方式？	wjcdx 2018-9-13	32637	wjcdx 2018-10-10 20:48
[求助] AURORA_8b10b	黎释注册 2017-4-21	74224	BUBBLE111 2018-10-10 16:02

1 ... 223 224 225 226227228 229 230 ... 897 / 897 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 15 |主题: 31365|排名: 7

快速发帖

浏览过的版块

站长推荐 /1