关于流水线加法器的疑惑

愿做梦中蝶 · 发表于 2009-6-27 11:35:42

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

大家好。
我有一个疑惑。
我使用一个提供的16bits的流水线加法器，使用quartus综合后，频率达340.02M，64位的时候为193Mhz。
而当我使用一个普通的A+B时，使用quartus综合后的最高频率也是340.02M,64位的时候也是340.02M。
我现在不明白，按理说流水线加法器的频率应该优于普通加法器。怎么结果相反呢？那他的优点在哪呢？
望高手解答。

angelojiang · 发表于 2009-6-28 09:15:32

quartus 生成的加法器是用自己的DSP单元实现的肯定比你自己写的综合出来频率高的

liulanghan · 发表于 2009-6-29 16:00:34

"提供的16bits的流水线加法器"是？
"普通的A+B时"是？
具体些？

jekky888888 · 发表于 2009-6-29 21:58:47

没看明白，说得具体点！！

alvinact · 发表于 2009-6-30 11:20:42

有时间再来回

dragonba · 发表于 2009-6-30 16:48:34

用Quartus II综合，将‘＋’都综合成了DSP Slice。

如果自己写全加器代码来综合的话，我的一个哥们仔细比较过，即使超前进位链用简化算法，如果只用普通的与或逻辑，
在普通的V4 FPGA上，32bit加法不太可能超过200M。

也可以用Synplify综合DesignWare中加法器库试一下。

peak_wang · 发表于 2009-7-1 16:47:48

具体没有说明确，

liuzi356 · 发表于 2009-7-1 18:46:31

反正门数不多，可以直接到chip planner 或者timing closure去看看，到底原因在哪，

guoqing123 · 发表于 2009-7-1 21:45:33

问题说得不明白。不过你可以看下综合后的时序报告，分析下原因

愿做梦中蝶 · 发表于 2009-7-2 10:34:39

感谢各位的关注，谢谢

可能是我交代不清吧。我说的2级流水线加法是书上提供的一种加法算法。即16位加法是通过低8位相加，然后与高八位相加这样算出来的。
而直接使用加法即加法操作符“+”，即直接用一句话完成计算：c=a[15：0]+b[15:0];

我用quartus综合出来后者看它的rtl级，发现就是一个串行进位的加法器，所以道理上说它的频率应该没有前者高啊。
为什么结果刚好相反？

看到有朋友回答是quartus综合加法使用的是DSP综合的，是真的吗，自己的知识太少了，都不知道，那么是不是quartus综合操作符“+，-，*，/”是不是都是用dsp综合的？

关于流水线加法器的疑惑

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2