EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 22 |主题: 31160|排名: 5

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 219 220 221 222223224 225 226 ... 891 / 891 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[资料] 免费的网络协议栈卸载加速器licence申请，大家可以试试	haiyi198712 2017-5-26	33202	epssll 2018-9-22 22:33
[资料] FPGA设计时序收敛	zxopenwgb 2016-9-18	93078	epssll 2018-9-22 22:10
[讨论] 非阻塞赋值（Non-blocking Assignment）是个伪需求 ...2	wjcdx 2018-9-13	136169	wjcdx 2018-9-22 22:08
[资料] Testcenter使用教程	John8023 2016-9-24	22475	epssll 2018-9-22 21:30
[资料] 奋斗的小孩之altera 系列第一篇软件的下载	zxopenwgb 2016-9-19	31915	epssll 2018-9-22 20:29
[原创] 1位呼吸灯综合工程和上板【1241003385】	chop147 2018-9-22	01518	chop147 2018-9-22 12:59
[原创] FPGA至简设计法高效设计[1241003385]	chop147 2018-9-20	11528	kostser2002 2018-9-21 21:42
[求助] XILINX烧录SPI FLASH问题	快乐小鱼 2018-9-21	02138	快乐小鱼 2018-9-21 13:57
[原创] FPGA1位闪烁灯设计[1241003385]	chop147 2018-9-21	01780	chop147 2018-9-21 13:12
[求助] 一道Verilog笔试题，关于除法器	13hope 2018-9-18	63319	rosshardware 2018-9-21 11:05
[求助] axi的4kb是什么原因呢？一直没弄明白为啥	qwer2016 2018-9-16	54565	rosshardware 2018-9-21 11:01
[求助] 没良心的老板要我写BVCI IP	大油不大油 2018-9-21	02086	大油不大油 2018-9-21 08:47
[讨论] 数字IC岗联发科、兆芯、全志、中兴微电子怎么选	Chash 2018-9-19	33180	Chash 2018-9-20 19:33
[讨论] 关于set_multicycle_path的几个帖子	IC.Michael 2018-5-17	24527	IC.Michael 2018-9-20 16:40
[求助] vivado impl之后如果更新时钟约束文件需要重新impl吗？	IC.Michael 2018-9-15	63316	IC.Michael 2018-9-20 15:43
今天威盛(VIA)的一道考题,求解! ...2 3 4 5	yudawei_43 2007-10-27	4215858	bsb2286 2018-9-20 14:47
[求助] xilinx 能power gating BRAM吗	ziven 2018-9-19	11943	bsb2286 2018-9-20 09:40
[求助] JESD204赛灵思IP核使用	电子悟空 2016-7-14	13505	spring1919 2018-9-19 21:26
[求助] 在求宽长比时，Veff的值怎么确定？（W/L）=(2ID)/(μnCoxVeff·Veff)	jf_yxt 2018-9-19	01797	jf_yxt 2018-9-19 15:16
[求助] 关于Spartan-6资源使用不够的问题	wangqiwei468 2018-9-19	01884	wangqiwei468 2018-9-19 09:35
[原创] FPGA至简设计法经典案例3【1241003385】	chop147 2018-9-19	01520	chop147 2018-9-19 09:35
[讨论] HDL-数字电路建模的要点	wjcdx 2018-9-5	31813	yanzhang98 2018-9-19 08:27
[求助] 硅读出电路（ROIC）设计一般用什么软件？	herowuking 2018-9-10	12518	yanzhang98 2018-9-19 08:15
[求助] 数字IC 时序路径优化	lqf2060 2018-9-6	62992	yanzhang98 2018-9-19 08:13
同步fifo和异步fifo的区别 ...2 3 4 5	yn800323 2003-10-31	4131031	zzzjjjqqq666 2018-9-19 08:04
[求助] 关于与门	xiaowang8900 2018-9-17	12402	yanzhang98 2018-9-19 08:02
[原创] 至简设计法经典案例2 1241003385	chop147 2018-9-17	31827	zzzjjjqqq666 2018-9-19 07:43
[讨论] 数字电路建模 - jchdl	wjcdx 2018-9-7	52400	wjcdx 2018-9-18 13:02
[原创] ModelSim 库的编译及使用	张成宇102 2018-6-16	52364	17721237857 2018-9-18 12:28
[求助] ISE静态时序分析求助	wtfyygyvtkd 2016-1-22	56794	leijing 2018-9-18 10:27
[原创] vivado如何封装带有宏定义的IP	52927605@qq.com 2018-9-18	02700	52927605@qq.com 2018-9-18 10:13
[原创] FPGA至简设计法案例4 【12401003385】	chop147 2018-9-18	01077	chop147 2018-9-18 08:26
[原创] FPGA笔试面试视频解答	xuehua_12 2018-7-19	42315	xuehua_12 2018-9-17 15:43
[讨论] Verilog缺少一个复合数据类型，如C语言中的结构体	wjcdx 2018-9-17	22485	huster 2018-9-17 14:52
[讨论] 新手最近做时序约束的一点总结	yingzck 2014-12-12	13978	yidingyaonvlia 2018-9-17 14:41

1 ... 219 220 221 222223224 225 226 ... 891 / 891 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 22 |主题: 31160|排名: 5

快速发帖

站长推荐 /1