EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 20 |主题: 31133|排名: 8

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 219 220 221 222223224 225 226 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[讨论] 新手最近做时序约束的一点总结	yingzck 2014-12-12	13919	yidingyaonvlia 2018-9-17 14:41
[求助] pcie 板卡上的寄存器只能通过pcie BAR访问吗？具体怎么操作呢？	iter_1 2014-8-14	56992	sssky307 2018-9-17 11:14
[其它] ICC Write Out EFT ERROR	sophie2012 2018-5-25	34374	sophie2012 2018-9-17 09:33
[资料] 基于DVB_C卷积交织的FPGA实现	wangbo19852008 2011-12-25	94562	想要找到你 2018-9-16 11:26
[求助] calibre2014patch问题	cyx0610 2016-4-17	22644	gubels 2018-9-16 01:06
[原创] FPGA至简设计法经典案例1241003385	chop147 2018-9-14	22177	dtww 2018-9-15 21:02
[原创] vivado 自定义IP被bisabled之后怎么enable回来	52927605@qq.com 2018-9-15	02182	52927605@qq.com 2018-9-15 13:19
[求助] Xilinx多输入加法器	happsky 2018-9-13	12479	happsky 2018-9-15 08:47
[求助] 请教MIPI的传输 ...2	atlandis 2012-2-23	1311855	浪海 2018-9-14 15:20
[求助] end-to-end functinality	yuanpin318 2018-9-14	01865	yuanpin318 2018-9-14 08:34
[原创] 请问有人做过OTP controller的设计么	tiffanycoo 2014-8-11	23071	林小明 2018-9-14 00:09
[讨论] FPGA设计中时序约束该怎么理解？	lhzh7 2018-9-7	42965	glace12123 2018-9-13 21:43
[求助] DSP48E1的计算延迟	happsky 2018-9-13	13925	zzj0329 2018-9-13 14:11
[求助] 问一个关于makefile循环的问题	ziven 2018-9-12	41989	wjcdx 2018-9-13 12:36
[讨论] 建模使用的是子集，验证使用的是全集	wjcdx 2018-9-13	01879	wjcdx 2018-9-13 11:19
[原创] FPGA算法逻辑交流，等待算法公式实现方案或设计底层技术相关的问题	superhorsemmc 2018-9-13	01851	superhorsemmc 2018-9-13 10:33
[求助] 非阻塞赋值加延迟	IC.Michael 2018-9-11	42759	IC.Michael 2018-9-12 16:44
[资料] 硬件木马电子书	fengyan8009 2018-9-12	01762	fengyan8009 2018-9-12 16:22
[求助] I2C协议中 Fast Mode Plus模式	wdzic_fbb 2018-7-11	33338	onlymortal 2018-9-12 15:04
[讨论] 调用IP核timequest的时候时序违例	谁枫而飘 2018-9-11	22196	谁枫而飘 2018-9-12 08:20
[求助] ZYNQ的价格 ...2	chen.terry 2012-12-22	146945	w3612503 2018-9-12 08:17
怎么用Bash shell来建立验证平台呢？	yifan225 2005-8-1	36829	maoqiu 2018-9-11 21:58
[讨论] jchdl - 门和开关层（GSL）	wjcdx 2018-9-8	12404	dcircuit 2018-9-11 13:43
[讨论] jchdl - 初次使用建立项目示例	wjcdx 2018-9-8	12325	dcircuit 2018-9-11 13:42
[讨论] jchdl - GSL Port	wjcdx 2018-9-10	12059	dcircuit 2018-9-11 13:42
[讨论] 拨开云雾-Verilog是个大杂烩（中性）	wjcdx 2018-9-7	52285	dcircuit 2018-9-11 13:41
[讨论] jchdl - RTL	wjcdx 2018-9-11	12008	dcircuit 2018-9-11 13:40
[求助] Synopsys CoreConsultant仿真问题	ChenshJoy 2017-3-6	32891	badegg3 2018-9-10 17:18
[求助] 一般flash controller都怎么使用呢？看厂家的说明书吗？谢谢！	qwer2016 2018-9-8	01835	qwer2016 2018-9-8 14:49
[求助] 小白求指导pcie传输协议怎么理解呢？感谢。	qwer2016 2018-9-8	01860	qwer2016 2018-9-8 14:19
[求助] FPGA上USB 枚举测试过程	新嘴小王安子 2018-9-8	01705	新嘴小王安子 2018-9-8 09:15
[求助] 请问PCIe3.0怎么兼容PCIe2.0的？	jacchia 2018-9-4	23783	jacchia 2018-9-7 13:52
[求助] ASIC SYN大牛看过来：数模接口信号怎么添加input/output delay约束？	gwbing 2018-9-1	32893	gwbing 2018-9-7 08:37
[求助] 新人再次求助，最近在接触xilinx的KU系列板卡，用到了差分的时钟 ...2 3	ziven 2018-8-23	225969	ziven 2018-9-6 21:13
[求助] 限流电阻的作用	谁枫而飘 2018-7-10	74635	林小明 2018-9-5 19:39

1 ... 219 220 221 222223224 225 226 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 20 |主题: 31133|排名: 8

快速发帖

浏览过的版块

站长推荐 /1