设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › I2C Slave何时拉低SCL时钟线
返回列表 发新帖
查看: 2781|回复: 4

[求助] I2C Slave何时拉低SCL时钟线

[复制链接]
wdzic_fbb
发表于 2015-1-13 15:14:42 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
RT，I2C通信过程中，从机Slave何时需要拉低SCL时钟线
通信

相关帖子
回复

举报

cutfor
发表于 2015-1-13 19:57:24 | 显示全部楼层
不可以控制！
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

wgej1987
发表于 2015-1-14 09:47:03 | 显示全部楼层
本帖最后由 wgej1987 于 2015-1-14 10:01 编辑

回复 支持 反对

举报

edwardk
发表于 2018-11-19 15:33:28 | 显示全部楼层
学习中。。。。。。。。。。
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

ASIC_design
发表于 2018-11-19 17:16:59 | 显示全部楼层
当从机数据处理不过来时可以拉低SCL   延长时钟线
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 12:14 , Processed in 0.018923 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表