在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
[求助] sptartan6 oserdes2输出无信号 pwst 2018-10-4 32233 时光小铺 2018-10-25 21:16
[求助] 为什么采用流水线结构  ...2 热爱嵌入式 2015-12-21 125274 higoogle 2018-10-25 20:28
[求助] 非阻塞过程算是时延么 呱呱年 2018-10-14 51802 mysoul 2018-10-25 20:08
高阶viterbi decoder 中的‘高阶’ 到底指的是什么意思? sunyuanhua 2008-12-8 43836 jesien 2018-10-24 17:37
[求助] 跪求viterbi译码的程序 fengche2012 2012-2-25 12177 jesien 2018-10-24 17:36
[求助] 初学者关于虚拟机VCS的问题 大凉龙雀 2018-10-23 11663 gaurson 2018-10-24 14:57
[求助] 用gth ipcore生成的example design收不到对方发的数据 jackwei1987 2018-10-19 22434 jackwei1987 2018-10-24 12:58
[求助] XILINX Kintex-7 XC7K70T应该用什么配置芯片? wgang0224 2016-5-23 32953 zzj0329 2018-10-24 10:16
[求助] Xilinx FPGA Virtex5的IODELAY及Virtex6的IODELAYE1的区别 yyz1988 2016-12-16 12846 tanbobobobobo 2018-10-23 15:37
[求助] xilinx pcie xdma 仿真问题请教 houzi6320 2018-10-23 03144 houzi6320 2018-10-23 15:25
[求助] 请问双向IO PAD中的使能端应该怎么连接 buuin 2018-10-22 11808 gaurson 2018-10-23 14:10
[求助] 学习UVM是否可以将opencore的ip作为练习对象? 空白MAX 2018-10-22 11464 tezhong 2018-10-23 10:05
[求助] 关于分频器ip核的一些问题 呱呱年 2018-10-21 32390 c340126c3401261 2018-10-23 08:11
[原创] 关于PT里的SI分析 xiaowang8900 2018-10-21 32290 xiaowang8900 2018-10-22 18:11
[资料] OpenCL on FPGAs for GPU Programmers  ...2 easyma 2016-1-18 155744 gwbing 2018-10-22 15:40
[招聘] 北京-海淀区急招SOC设计、验证(技术氛围好,大牛多) StephenChan 2018-10-10 42149 StephenChan 2018-10-22 11:25
[求助] 请问一下生成块中的索引问题 呱呱年 2018-10-20 31733 wjcdx 2018-10-22 10:57
[原创] 第一次发帖:成功在RHEL6.2 x64上安装IUS9.2!  ...23456..8 usstudio 2012-4-2 7026357 jinje 2018-10-21 21:13
[讨论] SRIO从训练成mode_1x模式分析 笑陵韵 2016-7-29 25236 kejie 2018-10-21 14:01
[求助] 关于CDC的同步器问题!!!!!  ...2 HADIST 2013-4-20 137342 randolf 2018-10-21 12:03
[讨论] 行为仿真究竟有没有时延 呱呱年 2018-10-15 52315 呱呱年 2018-10-20 20:32
[求助] 好奇Video的SOC,还有其他类的多媒体SOC或者IP主要是实现什么功能呢? qwer2016 2018-10-20 02170 qwer2016 2018-10-20 12:42
[转贴] AGM SOC获LED全多彩屏市场广泛认可 sjzdzzgc 2018-5-18 12878 sjzdzzgc 2018-10-19 14:29
[讨论] 感觉h.264 种的各种编码方法不是很系统 dodoee 2018-10-18 12604 masaka_xlw 2018-10-19 00:23
[求助] modelsim仿真问题,大家看过来!!!!!!!!! 雨打溪风 2010-9-13 612214 qsj_et 2018-10-18 22:14
[求助] 20k左右资源的FPGA大概啥价格? zhangeth 2018-10-16 22345 工大鱼肉 2018-10-18 17:33
[原创] DC lab免费中文视频讲解 iNostory 2018-10-18 01989 iNostory 2018-10-18 10:27
[原创] 北京-人工智能算法-总监 LinyLin 2018-10-17 01027 LinyLin 2018-10-17 18:44
[求助] 求进位选择加法器方面的指导 alien920804 2013-12-11 94405 schedule84 2018-10-17 10:49
[讨论] 关于set_clock_groups贴几张图 IC.Michael 2018-10-5 23332 IC.Michael 2018-10-17 09:36
[求助] vivado两个激活license的选项有啥用途 ? german010 2018-10-16 02125 german010 2018-10-16 22:22
[讨论] 【讨论|求助】verilog怎么写能综合出异步的RAM fucong_59 2018-10-13 65146 fucong_59 2018-10-16 10:56
关于流水线加法器的疑惑  ...2 愿做梦中蝶 2009-6-27 117291 iNostory 2018-10-15 11:22
[原创] 流水线加法器  ...2 yh919 2005-8-27 118002 iNostory 2018-10-15 11:18
[求助] SystemVerilog中的随机化问题 dreamylife 2012-1-5 57382 akqqyou 2018-10-14 14:43
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-28 16:57 , Processed in 0.035108 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块