EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 5 |主题: 31132|排名: 8

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 213 214 215 216217218 219 220 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] SP6 DCM 倍频应用遇到的问题，请高手指导	chenpenghjh3 2013-10-27	26023	edwardk 2018-11-14 13:52
[求助] cadence incisive后仿真问题	highflyer2014 2018-11-12	12684	lzj126 2018-11-14 11:10
[求助] 综合结果出现了path is unconstrained	淡moment 2018-11-13	12143	orlye 2018-11-14 10:23
[求助] 【求助】FPGA实现纳秒级控制问题	voice 2018-11-11	82614	voice 2018-11-14 09:38
[求助] 基于xilinx7系PCIE DMA模块的开发 ...2	neufeifatonju 2015-1-17	139817	glace12123 2018-11-14 09:11
[原创] 明德扬FPGA项目实践1位闪烁灯设计	chop147 2018-11-7	22115	沈阳开发票 2018-11-13 15:09
[原创] 明德扬至简设计法原理与应用--1.1FPGA简介	xuehua_12 2018-11-12	42838	xuehua_12 2018-11-13 14:21
[资料] 分享一个经典的设计指南	QQair 2018-11-7	52310	sj1221 2018-11-13 09:06
[求助] 请教一下关于虚拟时钟的注意事项	7OD 2018-11-12	02409	7OD 2018-11-12 21:55
[资料] QUARTUS 仿真出错	martian618 2018-11-12	01588	martian618 2018-11-12 18:54
[资料] 高效率编写testbench ...2 3 4 5	John8023 2016-9-24	4413948	edwardk 2018-11-12 17:34
[资料] uvm_ref_flow_2014.02	baddy2323 2016-7-5	73432	edwardk 2018-11-12 17:09
[讨论] 请教：vivado中如何分配差分lvds管脚啊？	RunningA 2014-6-17	510703	qxc 2018-11-12 14:33
[求助] 请问在低功耗芯片设计中，sleep模式下寄存器配置如何保证不丢失？	xiaohaolaoda 2018-11-5	93596	richardxingxing 2018-11-12 09:33
[求助] vivado如何导入新器件	C_handle_R 2018-11-8	12496	C_handle_R 2018-11-12 09:33
[求助] offer求比较：阿里平头哥 VS 英伟达	两肋插书 2018-11-8	54409	Torres9 2018-11-11 22:36
[求助] Quartus软件综合非预期问题	lightna 2018-11-9	32180	gaurson 2018-11-11 16:39
[求助] Process "Synthesize - XST" failed求解答！！！！！！	lindahnu 2018-11-10	04264	lindahnu 2018-11-10 14:49
[求助] Vivado 2015之后的版本是不是只支持64位了？ ...2	cyx77 2015-8-14	114971	hwc 2018-11-10 11:00
[求助] 悬赏50000元人民币，寻求8051内核的加解密芯片的供应商 - [悬赏 5 信元资产]	cumshit 2018-11-6	22049	cumshit 2018-11-9 16:31
[求助] verilog编译错误中提示文件名后面的数字是出错位置的行列信息么	阳光夏向日葵 2018-11-8	1843	gaurson 2018-11-9 15:35
[求助] XILINX ISE Block RAM急急急！！！	lindahnu 2018-11-6	23157	lindahnu 2018-11-9 13:22
[求助] 为什么生成的fsdb格式的文件在nwave上查看波形，不显示底层subckt呢？	llj0203 2015-12-8	33072	daijijia 2018-11-9 11:17
[求助] quartus文件夹中library\sim文件夹里有一种.hco格式文件是什么类型的文件？	tombfw 2018-11-9	01422	tombfw 2018-11-9 10:32
[求助] vivado综合的时候一直停止final netlist cleanup	caoshangfei 2014-2-14	48061	小空子 2018-11-8 19:59
[讨论] altera和xinix	chowei 2018-10-31	32553	荒漠小草 2018-11-8 18:26
[求助] 有谁知道怎么在linux下安装vivado 吗？ ...2	hongyijia13 2014-9-12	1718852	ICnut 2018-11-8 09:01
[求助] Conformal LEC如何正确比对二维数组端口啊？	rmflyer 2013-8-7	96043	biblejj33 2018-11-8 02:20
[求助] 请教：有人知道a的x次方这种指数电路如何实现吗， - [悬赏 20 信元资产]	jzghiccup 2018-11-7	01955	jzghiccup 2018-11-7 17:47
[求助] 关于FPGAsedes错位问题	SSummerQ 2018-11-7	01951	SSummerQ 2018-11-7 15:18
[求助] 关于Design Compiler的set_input_delay	highflyer2014 2018-11-7	02084	highflyer2014 2018-11-7 14:06
[求助] 求助irun怎样将代码变量参数只写在一个文件中	fjmwu 2012-8-19	53504	xiaoyangyu 2018-11-6 21:03
高人救急啊，关于数字滤波器的	wqy1985 2009-5-12	64953	taiishan 2018-11-6 12:19
[原创] 明德扬FPGA连载课程第一阶段第三章VERILOG（2）	chop147 2018-11-6	01742	chop147 2018-11-6 09:10
[求助] 寻找8051内核的加解密芯片 - [悬赏 4 信元资产]	cumshit 2018-11-4	52438	cumshit 2018-11-6 08:47

1 ... 213 214 215 216217218 219 220 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 5 |主题: 31132|排名: 8

快速发帖

浏览过的版块

站长推荐 /1