设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 请教合适的verilog综合工具
123下一页
返回列表 发新帖
楼主: chenghaibo

[求助] 请教合适的verilog综合工具

[复制链接]
winzi
发表于 2010-12-26 14:38:48 | 显示全部楼层
工具使用
回复 支持 反对

举报

kudzus
发表于 2010-12-26 16:20:23 | 显示全部楼层
synplify也可以的
回复 支持 反对

举报

StopMe
发表于 2010-12-26 23:17:44 | 显示全部楼层
debussy就可以的吧
回复 支持 反对

举报

tigerwoods1986
发表于 2010-12-27 09:42:01 | 显示全部楼层
synplify
回复 支持 反对

举报

jianchou1989
发表于 2010-12-28 19:39:40 | 显示全部楼层
不太懂  ………………
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

jianchou1989
发表于 2010-12-28 23:35:39 | 显示全部楼层
haoa
#33
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

zyffpga
发表于 2010-12-31 22:28:55 | 显示全部楼层
当然dc了
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

jianchou1989
发表于 2011-1-1 17:57:20 | 显示全部楼层
Design Compiler
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

guojunzi
发表于 2011-1-3 21:35:49 | 显示全部楼层
design  complier
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

xaaa001
发表于 2011-1-4 12:25:38 | 显示全部楼层
回复 1# chenghaibo


    自己写一个简单的综合脚本，用DC综合后看看就知道了！

自己写的代码能否综合通过还是需要保证的！
回复 支持 反对

举报

下一页 »
123下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 01:32 , Processed in 0.025126 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表