请教合适的verilog综合工具

subrant · 发表于 2011-1-12 20:53:23

综合直接用xilinx的工具就可以了

lzh4774 · 发表于 2011-4-9 23:52:02

cadence 的RTL compiler为例：
rc：> set-attribute library /lib/*.lib
rc:> read_hdl test.v
rc:> elaborate
rc:> gui_show
不需带任何constrain file就可实现LZ的需求。

meijingguoyu · 发表于 2011-4-11 17:49:03

debussy easy

zou800kx · 发表于 2012-2-19 20:40:13

楼主想看到什么程度呢？如果看到一堆门逻辑堆砌，目的是什么？

frinos · 发表于 2012-3-5 13:47:11

DC综合

buildgates · 发表于 2012-5-20 19:23:26

Design Compiler^^^^^^^^^^^^^^^

wang09123 · 发表于 2012-5-20 21:09:00

用DC，非常的好

edwardk · 发表于 2018-11-21 15:54:02

谢谢啊不错

[求助] 请教合适的verilog综合工具