数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31234|排名: 11

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 216 217 218 219220221 222 223 ... 893 / 893 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] vcs安装求助！！！	xiaoyangyu 2018-11-12	82799	xiaoyangyu 2018-11-15 19:53
[原创] FIR滤波器设计-FPGA附带源码	chop147 2018-11-14	22934	cintasayang 2018-11-15 18:33
[求助] Xilinx FPGA 下载问题 ...2	ino1988 2013-9-10	1113305	edwardk 2018-11-15 15:34
[求助] 1000base_x pcs/pma sgmii 仿真问题 ...2	wrl201 2014-3-21	1612928	edwardk 2018-11-15 14:11
[求助] xilinx 下变频	qiurijian 2017-7-3	42287	zchdsp 2018-11-15 13:53
[求助] Synplify综合卡住，vivado综合却能完成，是什么原因？	helimpopo 2018-11-15	12110	ronny_rao 2018-11-15 13:29
[求助] 悬赏50000元人民币，寻求8051内核的加解密芯片的供应商 - [悬赏 1 信元资产] ...2	cumshit 2018-11-6	125437	cumshit 2018-11-15 10:26
[原创] 基于FPGA的插值滤波器设计	xuehua_12 2018-11-14	22317	xuehua_12 2018-11-15 10:21
[求助] PCIE 链路状态机停在polling状态	jian329089094 2014-4-15	512640	edwardk 2018-11-15 10:03
[求助] 请教一个fpga实习以太网通信的问题。 ...2	wjk2009 2014-3-17	137392	edwardk 2018-11-15 09:19
[求助] Xilinx 以太网 1G PCS/PMA 或 SGMII IP LogiCORE™求助	3008202060 2016-6-23	64601	edwardk 2018-11-15 09:16
[求助] 求助以太网相关IP核例化 ...2	3008202060 2016-6-13	136844	edwardk 2018-11-15 08:28
[求助] Xilinx Vertix-7 FGPA PCIe核设计问题	FPGAResearcher 2018-11-14	12042	shiyinjita 2018-11-14 19:11
[求助] I2C数据保持时间疑问？	yyl494577003 2014-9-3	613829	易生 2018-11-14 19:06
[求助] SP6 DCM 倍频应用遇到的问题，请高手指导	chenpenghjh3 2013-10-27	26161	edwardk 2018-11-14 13:52
[求助] cadence incisive后仿真问题	highflyer2014 2018-11-12	12851	lzj126 2018-11-14 11:10
[求助] 综合结果出现了path is unconstrained	淡moment 2018-11-13	12219	orlye 2018-11-14 10:23
[求助] 【求助】FPGA实现纳秒级控制问题	voice 2018-11-11	82806	voice 2018-11-14 09:38
[求助] 基于xilinx7系PCIE DMA模块的开发 ...2	neufeifatonju 2015-1-17	1310365	glace12123 2018-11-14 09:11
[原创] 明德扬FPGA项目实践1位闪烁灯设计	chop147 2018-11-7	22223	沈阳开发票 2018-11-13 15:09
[原创] 明德扬至简设计法原理与应用--1.1FPGA简介	xuehua_12 2018-11-12	42981	xuehua_12 2018-11-13 14:21
[资料] 分享一个经典的设计指南	QQair 2018-11-7	52513	sj1221 2018-11-13 09:06
[求助] 请教一下关于虚拟时钟的注意事项	7OD 2018-11-12	02571	7OD 2018-11-12 21:55
[资料] QUARTUS 仿真出错	martian618 2018-11-12	01717	martian618 2018-11-12 18:54
[资料] 高效率编写testbench ...2 3 4 5	John8023 2016-9-24	4415010	edwardk 2018-11-12 17:34
[资料] uvm_ref_flow_2014.02	baddy2323 2016-7-5	73569	edwardk 2018-11-12 17:09
[讨论] 请教：vivado中如何分配差分lvds管脚啊？	RunningA 2014-6-17	510910	qxc 2018-11-12 14:33
[求助] 请问在低功耗芯片设计中，sleep模式下寄存器配置如何保证不丢失？	xiaohaolaoda 2018-11-5	93893	richardxingxing 2018-11-12 09:33
[求助] vivado如何导入新器件	C_handle_R 2018-11-8	12672	C_handle_R 2018-11-12 09:33
[求助] offer求比较：阿里平头哥 VS 英伟达	两肋插书 2018-11-8	54580	Torres9 2018-11-11 22:36
[求助] Quartus软件综合非预期问题	lightna 2018-11-9	32390	gaurson 2018-11-11 16:39
[求助] Process "Synthesize - XST" failed求解答！！！！！！	lindahnu 2018-11-10	04402	lindahnu 2018-11-10 14:49
[求助] Vivado 2015之后的版本是不是只支持64位了？ ...2	cyx77 2015-8-14	115194	hwc 2018-11-10 11:00
[求助] 悬赏50000元人民币，寻求8051内核的加解密芯片的供应商 - [悬赏 5 信元资产]	cumshit 2018-11-6	22210	cumshit 2018-11-9 16:31
[求助] verilog编译错误中提示文件名后面的数字是出错位置的行列信息么	阳光夏向日葵 2018-11-8	1918	gaurson 2018-11-9 15:35

1 ... 216 217 218 219220221 222 223 ... 893 / 893 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31234|排名: 11

快速发帖

浏览过的版块

站长推荐 /1