FPGA/CPLD设计无复位输入，内部寄存器初值是怎样的？

ydl · 发表于 2011-1-20 22:52:48

上电寄存器初值是随机的，不一定全是零，亲身体会。办法是自己做一个内部复位。

yl5495 · 发表于 2011-1-21 09:42:15

感谢大家的回复，我目前是采用quartus 内部设置实现的。

首先将quartus 综合属性 Power up Dont care 改成off，默认是on

然后在代码中将需要赋初值的寄存器赋初值，比如：

reg [7:0] dma_ctrl_reg = 8'h00 ;

大家觉得这种方式如何？

telantan · 发表于 2011-1-21 10:12:21

初值是由配置电路完成的，bit导放之后，配置电路会对寄存器进行初值配置，由声明时的值决定。
如果你电路中使用rst信号对信号进行初始化，相当于重复做了一次。

yl5495 · 发表于 2011-1-21 10:15:38

初值是由配置电路完成的，bit导放之后，配置电路会对寄存器进行初值配置，由声明时的值决定。
如果你电路中 ...
telantan 发表于 2011-1-21 10:12

登录/注册后可看大图

如果无复位，且不声明初值，则配置电路如何配置？一个8位寄存器会配置成8‘hff，还是8’h00？

telantan · 发表于 2011-1-21 11:46:13

如果无复位，且不声明初值，则配置电路如何配置？一个8位寄存器会配置成8‘hff，还是8’h00？
yl5495 发表于 2011-1-21 10:15

登录/注册后可看大图

Xilinx使用SRINT0/SRINT1设置DFF的初始值，默认为SRINT0，即复位后默认为0.具体可参见芯片的数据手册。

ssawee · 发表于 2011-1-21 14:25:12

看来一定要复位了

有的混合芯片没有复位的是怎么做的？

sicheng139 · 发表于 2011-1-21 16:22:11

FPGA一般都有个全局复位端，上电时有效

yl5495 · 发表于 2011-1-22 15:11:09

FPGA一般都有个全局复位端，上电时有效
sicheng139 发表于 2011-1-21 16:22

登录/注册后可看大图

需要在器件属性上做设置吧？请指教

gaurson · 发表于 2011-1-24 13:10:15

应该不用专门设置，有管脚就是主要做这个全局复位的。

silencefpga · 发表于 2011-1-24 14:30:41

Xilinx 的寄存器初始值也是 0

[求助] FPGA/CPLD设计无复位输入，内部寄存器初值是怎样的？

浏览过的版块

站长推荐 /1