100M的信号，用400M去采样，用Virtex-4还是Virtex-5?谢谢

savagezp

可以做到，我做过，只需要把AD接口部分设计好达到400MHz就可以了，其它处理部分利用并行处理的原则降低频率。
gaojx 发表于 2009-10-28 17:08

                               
登录/注册后可看大图

您是指AD和FPGA之间的接口，
还是AD与前端驱动运放之间的接口？

谢谢。

yujc1986

从成本上讲V5更有优势（安富利说的 越新的片子在同等规模下越便宜 毕竟工艺新了 面积小了 至少spatan2 和spatan3是这样的）

savagezp

晕，我一直以为V5很贵。。。。。。。。。

layow

要实现这个速度的数据传输，普通v5/v4的io口应该是不行的吧？除非用lvds口或者什么rocket口。
而且内部处理400MHz的data，constraint怎么下？input/output delay一加上就差不多了，里面没办法做逻辑的

qushaobo

只需要把AD接口部分设计好达到400MHz就可以了，其它处理部分利用并行处理的原则降低频率。
是这个原理,
做过1G采样的,ADC先分成了4份并行.速度只是一个约束,最重要的是你的信号处理算法.

wasabi55

有什么必要过采样呢。

savagezp

要实现这个速度的数据传输，普通v5/v4的io口应该是不行的吧？除非用lvds口或者什么rocket口。
而且内部处理400MHz的data，constraint怎么下？input/output delay一加上就差不多了，里面没办法做逻辑的
layow 发表于 2009-11-10 13:07

                               
登录/注册后可看大图

您说得在理，这个ADS5474的输出和FPGA之间的接口就是LVDS的。

至于您说的constraint倒是没怎么考虑过，
以前就没有做过约束。。。。。。汗。。。

savagezp

只需要把AD接口部分设计好达到400MHz就可以了，其它处理部分利用并行处理的原则降低频率。
是这个原理,
做过1G采样的,ADC先分成了4份并行.速度只是一个约束,最重要的是你的信号处理算法.
qushaobo 发表于 2009-11-11 07:50

                               
登录/注册后可看大图

多谢！！！


您说的并行处理是指FPGA内部的并行处理，也就是FPGA内地流水线？？


这个ADC（ADS5474）的最高也就是采到400MSPS啊，
怎么做到1G采样的啊。。。？？？

savagezp

有什么必要过采样呢。
wasabi55 发表于 2009-11-11 08:32

                               
登录/注册后可看大图

如果用100M的采样频率去采100M的信号，能采到么？

nl2hbn

我觉得这个根本不可能实现吧