在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 12436|回复: 6

[求助] I2C数据保持时间疑问?

[复制链接]
发表于 2014-9-3 11:32:16 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
CLK上升沿采样时,Hold Time定义是:上升沿之后,data保持不变的最小时间。


在I2C中是上升沿采样,而tHD;DAT的定义却是:下降沿后,data保持不变的最小时间,如下图:
ZTE-2014-09-03 11 35 20.jpg

请问为什么不一样???
发表于 2014-9-3 11:53:37 | 显示全部楼层
不是start,end,sda不会在scl为高的时候变化,这里hold就满足,至于那个tHD,有这个时间不会引起i2c把数据阶段误判为start,end,restart。
发表于 2014-9-3 13:17:49 | 显示全部楼层
回复 1# yyl494577003


   可以这么理解,tSU;STA和tHD;STA两个参数是以SDA下降沿为参考基准的,以保证START condition能够被正确识别。楼主可以再仔细看看SPEC中的时序图。
发表于 2014-9-3 19:51:24 | 显示全部楼层
二楼正解,在SCL上升沿时数据输入,触发器有Setup Time和Hold Time。而下降沿时数据输出,那就要考虑I2C总线协议会不会出现问题了。
发表于 2014-9-4 17:17:28 | 显示全部楼层
I2C是下降沿发送数据,上升沿接收数据
看你是从哪个位置看待这个问题了,Master?or Slave?
发表于 2018-11-14 17:15:52 | 显示全部楼层
没看懂。。。
发表于 2018-11-14 19:06:36 | 显示全部楼层
本帖最后由 易生 于 2018-11-14 19:16 编辑

这个hold不是针对内部时序检查的,而是实际应用中多个i2c设备连在一起时,sda的delay会比较大,导致下个sck抓到错误的数据,所以对这个hold有最大的限制
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 08:23 , Processed in 0.018321 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表