关于Design Compiler的set_input_delay

highflyer2014 · 发表于 2018-11-7 14:06:39

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

请教各位大侠，那些与系统时钟没有任何关系的输入信号，是不是对该输入信号打两拍，然后DC综合的时候直接设置该输入信号与系统时钟的false path?比如有个输入信号A，系统时钟clk，A与clk没有任何关系，随时都可能变化，A的频率和相位跟clk都是没法确定的，那么我在代码的时候用clk对A打两拍，消除可能存在的不稳定状态，然后在DC的时候是不是不需要设置该输入信号A的input_delay?可以设置set_false_path -from [get_clocks clk] -to [get_ports A]和set_false_path -from [get_ports A] -to [get_clocks clk]吧？谢谢

[求助] 关于Design Compiler的set_input_delay

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /1