EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31133|排名: 6

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 222 223 224 225226227 228 229 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[讨论] 超前进位加法器的问题	勇敢的小牛 2018-7-20	22221	orlye 2018-8-15 17:46
[求助] 新人求助，virtuoso使用	shenao3000 2018-7-20	12959	fhy420462303 2018-8-15 17:17
[求助] 请教大项目的filelist管理	zsftm 2018-7-20	32817	fhy420462303 2018-8-15 17:17
[求助] Modelsim的白色虚线是什么意思？	telewuhun 2018-7-24	34083	fhy420462303 2018-8-15 17:11
[求助] FPGA输入数据错误	快乐小鱼 2018-7-22	72141	fhy420462303 2018-8-15 17:09
[求助] DC综合warning 管脚连接logic 0或logic1	xinranhosue 2018-7-24	12349	fhy420462303 2018-8-15 17:06
[求助] 晶振占空比	随遇而安111 2018-7-26	13563	fhy420462303 2018-8-15 17:02
[求助] 非阻塞的赋值语句，综合成什么电路？	wupingee 2018-7-26	62951	fhy420462303 2018-8-15 17:01
[求助] 如何使用标准单元库仿真组合逻辑时序	xiaozh 2018-7-26	12404	fhy420462303 2018-8-15 16:59
[求助] verilog中语法问题	hxy110 2018-7-27	72717	fhy420462303 2018-8-15 16:56
[求助] verilog 语法问题写testbench中可以用分数和小数吗？	muxiaona 2018-7-28	33880	fhy420462303 2018-8-15 16:55
[求助] verilog可以这样用parameter 吗？	american007 2018-7-28	53319	fhy420462303 2018-8-15 16:51
[求助] 针对TDC电路的时钟问题的一些谈论	xiaozh 2018-7-29	33349	fhy420462303 2018-8-15 16:50
[求助] 关于自动化仿真的问题，求教	glace12123 2018-7-31	22539	fhy420462303 2018-8-15 16:47
[求助] 请教：verdi怎么加载VHDL库altera_mf	VPN_chip_design 2018-7-18	12917	花涛 2018-8-15 14:14
[求助] inout类型端口的仿真问题?	american007 2018-8-9	42623	14425324 2018-8-14 22:00
[求助] 找出没有使用的文件（模块）	qwpsmile 2018-8-13	32333	14425324 2018-8-14 21:39
[求助] vivado加载xci文件时报错	IC.Michael 2018-6-7	24388	IC.Michael 2018-8-14 21:05
[讨论] 什么是 “High Speed” Logic Design	csgood 2018-8-8	53121	fhy420462303 2018-8-14 16:52
给大家推荐一个资料丰富的网站 ...2 3	kungbao 2008-10-19	239010	fishane 2018-8-14 16:18
[原创] 600页的FPGA设计指南（中文版） ...2 3 4 5 6..12	rousong1989 2013-7-16	11030963	ikanbilis 2018-8-14 14:26
[原创] $random(seed)使用方法	jun_dahai 2018-8-13	22523	ikanbilis 2018-8-14 14:19
[求助] 添加IP核模块后将结果利用串口通信输出怎么做？	zhangzhe123 2018-8-14	01783	zhangzhe123 2018-8-14 12:38
[求助] 120W24v补光灯驱动电路	hqlingo 2018-8-14	01790	hqlingo 2018-8-14 10:38
[讨论] maxv的UFM和CFM怎么个用法	ZHANGHUAFENG 2018-8-12	23142	ZHANGHUAFENG 2018-8-14 09:40
[原创] 5000元现金找做SDN\mininet仿真的同学，现金私活，不坐班	chenwen3678 2018-8-13	01610	chenwen3678 2018-8-13 21:55
[求助] xilinx的防抄袭问题咨询 ...2	qd0090 2017-2-24	105876	shoreshore 2018-8-13 13:59
[原创] 基于FPGA的信号处理教程	xuehua_12 2018-8-13	11485	花涛 2018-8-13 13:39
请教高手学习VHDL的好方法，请详细点	sst89564 2008-2-27	72681	honglin23 2018-8-13 12:30
[求助] XILINX出现的可恶的internal error，困扰我一周了，总是解决不了	pinggougou 2016-5-15	76108	zzj0329 2018-8-11 17:28
sysgen学习实例4代码	wangr0913 2009-7-2	12254	ikanbilis 2018-8-11 14:57
[求助] xilinx以太网IP	574920045 2013-10-9	97283	越野 2018-8-11 14:34
[资料] 求 CMOS VLSI Design 第四版教材	martian618 2018-8-11	01716	martian618 2018-8-11 14:11
sysgen学习实例5代码	wangr0913 2009-7-2	22582	fatalkiller 2018-8-10 20:39
[原创] 基于万兆网络的视频传输数据演示实例	cgq081616 2015-4-13	32619	ikanbilis 2018-8-10 17:21

1 ... 222 223 224 225226227 228 229 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31133|排名: 6

快速发帖

浏览过的版块

站长推荐 /1