设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)
收藏本版 (165) |订阅

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31076|排名: 17 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
[求助] FPGA的JTAG接口电路的上下拉电阻的问题  ...23 huige2601 2010-3-15 2523563 rosshardware 2018-7-20 14:08
[讨论] #time延时处在不同位置的作用与区别 attach_img 艾克0928 2018-7-16 62992 艾克0928 2018-7-19 20:37
[求助] 请教，FPGA运行一段时间后强制复位 zfgu 2018-7-16 62075 mysoul 2018-7-19 20:27
[求助] Altera CPRI EDAStar 2018-7-18 12315 gaurson 2018-7-19 13:49
[求助] 怎么在网表里给引脚加电压，全局的 andy89926 2018-7-18 12256 andy89926 2018-7-18 22:21
[求助] AFDX链路层实现的问题 dkjhl623 2013-5-27 35518 genuineli 2018-7-18 20:43
[求助] [求]基于Verilog+HDL的通信系统设计 + VerilogHDL那些事儿 attachment  ...234 andy2000a 2013-9-22 3514903 peterlin2010 2018-7-18 19:10
[招聘] 招聘--数字IC验证工程师--深圳 king0798 2018-7-13 12491 king0798 2018-7-18 16:06
[资料] [学习vi和Vim编辑器(第7版)] attachment zxopenwgb 2016-9-19 32658 moyanjie 2018-7-18 14:15
一个仿真时遇到的的错误，请大家帮忙看看是怎么回事 davidleewei 2003-11-28 52908 EDAStar 2018-7-18 10:52
quartus一问 zhzero 2003-11-27 22786 EDAStar 2018-7-18 10:47
有关ＱＵＡＲＴＵＳ中ＥＤＡ　ＴＯＯＬＳ　ＳＥＴＴＩＮＧ　的问题  ...2 songyang 2003-11-6 105265 EDAStar 2018-7-18 10:44
[求助] Altera ALTGX modelsim仿真不正确 attach_img EDAStar 2018-7-18 02343 EDAStar 2018-7-18 10:30
[原创] 好马配好鞍，为一本好书寻找一个好译者 电子版下载请看8楼 attachment  ...23456 qiang0204 2012-8-6 5817887 jw_cai 2018-7-17 20:45
[求助] [已解决]关于verilog加法运算溢出的问题 estyzq 2011-8-27 78934 统一鲜橙多 2018-7-17 15:57
[求助] modelsim仿真问题，麻烦大家进来看看！！！！ 北纬30度 2018-7-15 13663 gaurson 2018-7-16 13:50
[资料] synopsys STA UG attachment Jon_fss 2017-12-12 22850 qingkou 2018-7-15 09:36
[求助] 跪求Vivado SRIO Gen2.0 IP的使用方法 怎么用都是Port和Link无法初始化 liuyucat 2018-7-14 02726 liuyucat 2018-7-14 23:26
[资料] the zynq book attachment 醉里飞霜 2018-5-27 52475 mekamil 2018-7-14 07:36
[求助] FPGA的扇出多大 attach_img 谁枫而飘 2018-7-13 12437 lovelaner 2018-7-14 01:01
[讨论] 业界实现硬件木马检测的基本前提 petrel87 2018-7-12 12027 petrel87 2018-7-13 23:08
[求助] 几个概念问题请教下 IC.Michael 2018-7-12 21657 IC.Michael 2018-7-13 19:16
[资料] synopsys.Design.Compiler.2000.v5 安装步骤（经XP验证）  ...2 idas643 2011-11-3 129766 hplpop 2018-7-13 14:59
[原创] 求解答逻辑综合中的boundary optimization的优缺点 Marvin.Liang 2018-7-13 03498 Marvin.Liang 2018-7-13 14:20
[求助] 读取FPGA DNA attachment 土门 2018-7-12 12119 土门 2018-7-13 13:18
[求助] XILINX ChipScope 6.3 序列号 seyior 2004-12-16 35344 dletop 2018-7-13 12:57
悬赏 [求助] 求助，关于ICG和跨时钟域同步 - [悬赏 100 信元资产] wangyu135792 2018-7-9 43117 y23angchen 2018-7-13 10:57
[原创] 解答送500信元 div2,4，8分频电路的实现优缺点分析 attach_img  ...2 wrhwindboy 2018-5-27 104330 易生 2018-7-13 09:53
[求助] xilinx的K7 FPGA控制SSD。SATA3.0接口物理层OOB模块延时问题 浮城记忆 2016-8-28 33716 Danieliu 2018-7-12 13:59
[求助] verdi破解求助 attach_img 花涛 2018-7-11 32297 tfpwl_lj 2018-7-12 08:10
[求助] 系统总线设计 xranger 2018-6-29 63924 xranger 2018-7-11 15:52
[求助] 使用的FPGA因为逻辑资源少不能使用在线逻辑分析仪，在调试的时候有啥好办法吗？ justinsteven 2018-5-19 32184 frankqs 2018-7-11 12:14
[求助] 关于verilog中的“#”问题  ...2 uiwjyb 2018-7-8 155351 uiwjyb 2018-7-11 10:32
[原创] 为什么时钟与寄存器之间加入buffer会增强时钟驱动能力  ...234 雨打溪风 2010-8-10 3218904 13669239445 2018-7-10 21:20
[求助] verilog语法问题 lkkl54 2018-7-4 62637 liuyangqwin2 2018-7-10 16:23
下一页 »
1 ...222223224225226227228229... 888下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-12 19:32 , Processed in 0.029215 second(s), 10 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块