数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31365|排名: 7

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 222 223 224 225226227 228 229 ... 897 / 897 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[招聘] 数字IC设计-主管工程师	LinyLin 2018-10-29	11964	LinyLin 2018-10-30 15:48
[求助] 寻“[连接Vivado和Matlab的全自动化操作]” - [悬赏 10 信元资产]	fengzhepianzhou 2018-10-30	02708	fengzhepianzhou 2018-10-30 10:12
[讨论] 清华背景-存储器公司，10多年研发经历为何今年才正式成立公司？	StephenChan 2018-10-22	22534	StephenChan 2018-10-30 09:55
[求助] 综合时总是出现Warning: Output pins are stuck at VCC or GND ...2	江南炊烟 2013-7-11	1227596	zchdsp 2018-10-29 17:51
vhdl 仿真问题	lanxiang 2007-2-3	23065	Austin_2000 2018-10-29 13:05
求VHDL的仿真库	kakatm1977 2005-5-24	23866	Austin_2000 2018-10-29 13:04
[求助] Quartus Create Generated Clock 与 Create Clock 差别? ...2	keyway 2012-10-20	1113154	zoufudun 2018-10-28 23:28
[求助] 初学者关于电路竞争的问题求助	呱呱年 2018-10-22	82140	呱呱年 2018-10-26 21:44
[资料] recovery and removal ...2	yuanpin318 2018-4-21	124997	xyx10021 2018-10-26 20:49
[原创] 汽车级微控制级芯片（MCU）-未来靠你们了	LinyLin 2018-10-25	82217	LinyLin 2018-10-26 18:25
[求助] 通过组合逻辑产生的时钟质量如何保证？	fanny_haiyun 2014-7-31	83874	那棵树没有生气 2018-10-26 10:22
[原创] 基于至简设计法的串口通信--模块设计	xuehua_12 2018-9-28	42211	spookerst 2018-10-26 08:38
[资料] 分享Mentor HDL Designer User Manual	FPGAASICIII 2017-10-11	73267	tpungi 2018-10-26 01:41
[求助] 向高手们求助一个工程问题，多路数据对不齐，通过什么手段可以将其对齐？	jackwei1987 2018-10-5	93679	jackwei1987 2018-10-26 00:10
[求助] sptartan6 oserdes2输出无信号	pwst 2018-10-4	32450	时光小铺 2018-10-25 21:16
[求助] 为什么采用流水线结构 ...2	热爱嵌入式 2015-12-21	125631	higoogle 2018-10-25 20:28
[求助] 非阻塞过程算是时延么	呱呱年 2018-10-14	51996	mysoul 2018-10-25 20:08
高阶viterbi decoder 中的‘高阶’ 到底指的是什么意思？	sunyuanhua 2008-12-8	44005	jesien 2018-10-24 17:37
[求助] 跪求viterbi译码的程序	fengche2012 2012-2-25	12388	jesien 2018-10-24 17:36
[求助] 初学者关于虚拟机VCS的问题	大凉龙雀 2018-10-23	11805	gaurson 2018-10-24 14:57
[求助] 用gth ipcore生成的example design收不到对方发的数据	jackwei1987 2018-10-19	22691	jackwei1987 2018-10-24 12:58
[求助] XILINX Kintex-7 XC7K70T应该用什么配置芯片？	wgang0224 2016-5-23	33167	zzj0329 2018-10-24 10:16
[求助] Xilinx FPGA Virtex5的IODELAY及Virtex6的IODELAYE1的区别	yyz1988 2016-12-16	13043	tanbobobobobo 2018-10-23 15:37
[求助] xilinx pcie xdma 仿真问题请教	houzi6320 2018-10-23	03439	houzi6320 2018-10-23 15:25
[求助] 请问双向IO PAD中的使能端应该怎么连接	buuin 2018-10-22	12100	gaurson 2018-10-23 14:10
[求助] 学习UVM是否可以将opencore的ip作为练习对象？	空白MAX 2018-10-22	11595	tezhong 2018-10-23 10:05
[求助] 关于分频器ip核的一些问题	呱呱年 2018-10-21	32649	c340126c3401261 2018-10-23 08:11
[原创] 关于PT里的SI分析	xiaowang8900 2018-10-21	32487	xiaowang8900 2018-10-22 18:11
[资料] OpenCL on FPGAs for GPU Programmers ...2	easyma 2016-1-18	156232	gwbing 2018-10-22 15:40
[招聘] 北京-海淀区急招SOC设计、验证（技术氛围好，大牛多）	StephenChan 2018-10-10	42339	StephenChan 2018-10-22 11:25
[求助] 请问一下生成块中的索引问题	呱呱年 2018-10-20	31987	wjcdx 2018-10-22 10:57
[原创] 第一次发帖：成功在RHEL6.2 x64上安装IUS9.2! ...2 3 4 5 6..8	usstudio 2012-4-2	7028163	jinje 2018-10-21 21:13
[讨论] SRIO从训练成mode_1x模式分析	笑陵韵 2016-7-29	25552	kejie 2018-10-21 14:01
[求助] 关于CDC的同步器问题！！！！！ ...2	HADIST 2013-4-20	137910	randolf 2018-10-21 12:03
[讨论] 行为仿真究竟有没有时延	呱呱年 2018-10-15	52513	呱呱年 2018-10-20 20:32

1 ... 222 223 224 225226227 228 229 ... 897 / 897 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31365|排名: 7

快速发帖

浏览过的版块

站长推荐 /1