Xilinx FPGA Virtex5的IODELAY及Virtex6的IODELAYE1的区别

yyz1988

下面分别是Virtex5的IODELAY及Virtex6的IODELAYE1
// IODELAY: Input and/or Output Fixed/variable Delay Element
//          Virtex-5

   IODELAY # (
      .DELAY_SRC("I"),  // Specify which input port to be used, "I"=IDATAIN,
                        //  "O"=ODATAIN, "DATAIN"=DATAIN, "IO"=Bi-directional
      .HIGH_PERFORMANCE_MODE("TRUE"), // "TRUE" specifies lower jitter
                                      //   at expense of more power
      .IDELAY_TYPE("FIXED"),  // "FIXED" or "VARIABLE"
      .IDELAY_VALUE(0),         // 0 to 63 tap values
      .ODELAY_VALUE(0),         // 0 to 63 tap values
      .REFCLK_FREQUENCY(200.0), // Frequency used for IDELAYCTRL
                                //   175.0 to 225.0
      .SIGNAL_PATTERN("DATA")  // Input signal type, "CLOCK" or "DATA"
   ) IODELAY_INST (
      .DATAOUT(DATAOUT),   // 1-bit delayed data output
      .C(C),     // 1-bit clock input
      .CE(CE),   // 1-bit clock enable input
      .DATAIN(DATAIN),     // 1-bit internal data input
      .IDATAIN(IDATAIN),   // 1-bit input data input (connect to port)
      .INC(INC), // 1-bit increment/decrement input
      .ODATAIN(ODATAIN),   // 1-bit output data input
      .RST(RST), // 1-bit active high, synch reset input
      .T(T)      // 1-bit 3-state control input
   );





// IODELAYE1: Input / Output Fixed or Variable Delay Element
//            Virtex-6

   IODELAYE1 #(
      .CINVCTRL_SEL("FALSE"),          // Enable dynamic clock inversion ("TRUE"/"FALSE")
      .DELAY_SRC("I"),                 // Delay input ("I", "CLKIN", "DATAIN", "IO", "O")
      .HIGH_PERFORMANCE_MODE("FALSE"), // Reduced jitter ("TRUE"), Reduced power ("FALSE")
      .IDELAY_TYPE("DEFAULT"),         // "DEFAULT", "FIXED", "VARIABLE", or "VAR_LOADABLE"
      .IDELAY_VALUE(0),                // Input delay tap setting (0-32)
      .ODELAY_TYPE("FIXED"),           // "FIXED", "VARIABLE", or "VAR_LOADABLE"
      .ODELAY_VALUE(0),                // Output delay tap setting (0-32)
      .REFCLK_FREQUENCY(200.0),        // IDELAYCTRL clock input frequency in MHz
      .SIGNAL_PATTERN("DATA")          // "DATA" or "CLOCK" input signal
   )
   IODELAYE1_inst (
      .CNTVALUEOUT(CNTVALUEOUT), // 5-bit output - Counter value for monitoring purpose
      .DATAOUT(DATAOUT),         // 1-bit output - Delayed data output
      .C(C),                     // 1-bit input - Clock input
      .CE(CE),                   // 1-bit input - Active high enable increment/decrement function
      .CINVCTRL(CINVCTRL),       // 1-bit input - Dynamically inverts the Clock (C) polarity
      .CLKIN(CLKIN),             // 1-bit input - Clock Access into the IODELAY
      .CNTVALUEIN(CNTVALUEIN),   // 5-bit input - Counter value for loadable counter application
      .DATAIN(DATAIN),           // 1-bit input - Internal delay data
      .IDATAIN(IDATAIN),         // 1-bit input - Delay data input
      .INC(INC),                 // 1-bit input - Increment / Decrement tap delay
      .ODATAIN(ODATAIN),         // 1-bit input - Data input for the output datapath from the device
      .RST(RST),                 // 1-bit input - Active high, synchronous reset, resets delay chain to IDELAY_VALUE/
                                 // ODELAY_VALUE tap. If no value is specified, the default is 0.
      .T(T)                      // 1-bit input - 3-state input control. Tie high for input-only or internal delay or
                                 // tie low for output only.

   );

请问这两个原语中IDELAY_VALUE，如何计算这个tap值呢，我想延时2ns，这两个元件此处应分别填多少呢，另外IODELAYE1 多了一个CLKIN端口，这地方是专门用来延时时钟的吗，还是仅仅是一个参考时钟输入，谢谢

tanbobobobobo

看看怎么样