在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[求助] 请教XC3S400AN芯片DCM_SP模块复位的问题 lvrc01 2018-5-20 02122 lvrc01 2018-5-20 08:27
[求助] 菜鸟求助:请问做完STA和形式验证为何还要做后仿真? daboboxiao 2012-10-9 63834 masaka_xlw 2018-5-19 09:25
[求助] ncverilog后仿反标sdf? zqszjmzy 2012-7-19 721177 Holtek12 2018-5-18 23:07
[求助] asic中Verilog怎样对reg变量赋初值? 839219928 2018-4-26 86100 Holtek12 2018-5-18 23:03
[求助] 远程更新altera加载芯片epcs128 attach_img wenshikui 2018-5-18 02099 wenshikui 2018-5-18 17:25
[求助] 如何检测一个小于时钟周期的脉冲? attach_img zqq624723237 2018-5-11 93063 xujin2002ji 2018-5-18 16:39
[求助] 关于Xilinx Virtex-5 DCI update zhao_gy 2018-5-18 01608 zhao_gy 2018-5-18 16:09
[求助] 关于SD卡控制器数据窗口不连续  ...2 风中飞 2018-5-17 113974 xujin2002ji 2018-5-18 15:21
[求助] xilinx fpga sgmii IP与88e1111互通,卡了好几天了,求大神啊! NigeDoubi 2018-3-15 67133 曲散人终离 2018-5-17 23:11
[求助] altera FIR IP核使用过程中程序下载失败的问题 attach_img wangzihao8496 2018-5-11 22099 fascinate_lyd98 2018-5-17 15:19
[求助] 求助Verilog生成数据到txt文件 attach_img hxy110 2017-12-5 75297 iNostory 2018-5-17 13:12
[求助] 有了解珠海全志公司的吗 headinghy 2015-8-28 23007 andrew1986 2018-5-17 10:50
[求助] Xilinx SRIO(串行rapidio)核使用 lvfeihi 2018-5-17 01777 lvfeihi 2018-5-17 09:30
挂在APB桥的I2C控制器设计 wang_21 2007-9-5 23657 iNostory 2018-5-16 15:49
[求助] 求解ISE中的OFFSET IN和OFFSET OUT约束疑问 coling 2018-5-16 02533 coling 2018-5-16 11:26
[解决] verd2011.01(LINUX)的波形颜色 不能改变-------解决办法 mz916 2018-5-10 12972 lover2012 2018-5-16 09:14
[讨论] axi 仲裁的规则? chaoyangtianxia 2018-5-15 12972 chaoyangtianxia 2018-5-16 08:39
[讨论] 【求助】questasim无法使用verdi3的动态库生成fsdb文件  ...2 牛虻 2014-6-5 106855 yangdabao0529 2018-5-14 12:45
[求助] 有使用过Arria10器件的同仁吗?请问你们有的什么淘宝下载器? briank 2018-5-11 22278 briank 2018-5-14 10:56
[求助] zedboard的QSPI启动问题 dearhero 2018-5-7 22207 dearhero 2018-5-14 09:54
[求助] zedboard的QSPI启动 dearhero 2018-5-7 22401 dearhero 2018-5-14 09:53
[求助] 用Verilog生成指定范围的随机数的可综合逻辑  ...2 huangxjmail 2015-6-2 1214759 yuwenjuan 2018-5-13 10:48
[求助] leaf cell 和 cell有什么区别? seu_xjm 2018-5-12 03524 seu_xjm 2018-5-12 10:23
悬赏 [求助] Spartan6的FPGA高温下容易导致FPGA出问题,但是正常室温下就没有问题 - [已解决]  ...23 wydxxzj@163.com 2018-4-10 2113139 wydxxzj@163.com 2018-5-11 22:16
[求助] ISE/Vivado有没有条件编译的预定义? wangjun403 2018-5-3 43325 殷工 2018-5-11 14:42
[求助] Xilinx 收费 License去哪里买便宜一些? wjr815 2018-5-11 01982 wjr815 2018-5-11 10:58
[求助] 在频率分辨精度较低的情况下,matlab浮点FFT和FPGA定点FFT是否存在差异? shoper 2016-6-23 42102 masaka_xlw 2018-5-11 03:25
[求助] Undefined function or variable 'alt_signaltap_run' djqlyy2922 2018-5-10 01744 djqlyy2922 2018-5-10 14:58
[原创] FPGA 和GPU 软件层面有什么优劣势? nskaa 2018-5-10 11598 飞扬紫百合 2018-5-10 11:42
[求助] 想知道aurora IP核在时钟补偿时的具体编码规则 昶橙子 2018-5-9 32596 reptilian99 2018-5-10 00:59
[讨论] 赛灵思的SDSOC好用么? duge0413 2018-5-8 32226 reptilian99 2018-5-10 00:57
[求助] 一个关于dc_shell的启动命令问题 qq781946487 2018-5-9 01827 qq781946487 2018-5-9 22:12
[求助] Verilog 怎样对文件进行分批读写? justin43h 2018-5-8 22389 justin43h 2018-5-9 21:16
[讨论] 读写速率不匹配而且不能中断的异步FIfO如何设计 295953710 2018-5-4 83550 为什么啊 2018-5-9 20:11
[求助] 工程中视频传输线该用什么? 谁枫而飘 2018-4-3 21584 YYFFLLMMNN 2018-5-9 16:03
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-12 21:28 , Processed in 0.030532 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块