仿真遇到问题，高手给分析下什么原因，谢谢！

zfyang1981 · 发表于 2013-9-18 17:10:20

您需要登录才可以下载或查看，没有账号？注册

x

用ncsim仿真，看waveform，停在某个时钟不动了，但是fsdb文件size一直在增加，一会儿就几个G，稍微多跑会儿，及几十G了。
不知道什么原因，哪位高手帮忙分析下，非常感谢！

cgssuccess · 发表于 2013-9-18 17:33:35

估计陷入死循环了，是不是还有其它的时钟在运行，卡在while或者wait语句？猜测而已！

xudeqiang · 发表于 2013-9-18 20:10:51

可能是 delta cycle 互相进入，导致时钟不进行。

zw84611 · 发表于 2013-9-18 22:02:29

可能是进死循环了。编译时加上-linedebug参数，仿真时感觉进死循环时，按下ctr-c，然后敲where，就可以看到是在哪里死循环。

tiangua · 发表于 2013-9-19 17:29:43

死循环了。

orlye · 发表于 2013-9-20 08:44:44

有没有组合电路环路？

zfyang1981 · 发表于 2013-9-23 10:50:38

多谢各位，问题找到了。应该是delta cycle的问题吧，我在testbench里，同一个信号在不同的block里面有的使用“nonblocking assignment”，有的使用"blocking assignment"，改了就OK了。

冰馨若颜 · 发表于 2018-9-2 10:17:50

回复 4# zw84611

你好我想请问一下你说这个方法是针对的nc verilog 仿真吗

[求助] 仿真遇到问题，高手给分析下什么原因，谢谢！