EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 5 |主题: 31133|排名: 6

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 230 231 232 233234235 236 237 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 想知道aurora IP核在时钟补偿时的具体编码规则	昶橙子 2018-5-9	32655	reptilian99 2018-5-10 00:59
[讨论] 赛灵思的SDSOC好用么？	duge0413 2018-5-8	32297	reptilian99 2018-5-10 00:57
[求助] 一个关于dc_shell的启动命令问题	qq781946487 2018-5-9	01899	qq781946487 2018-5-9 22:12
[求助] Verilog 怎样对文件进行分批读写？	justin43h 2018-5-8	22464	justin43h 2018-5-9 21:16
[讨论] 读写速率不匹配而且不能中断的异步FIfO如何设计	295953710 2018-5-4	83639	为什么啊 2018-5-9 20:11
[求助] 工程中视频传输线该用什么？	谁枫而飘 2018-4-3	21638	YYFFLLMMNN 2018-5-9 16:03
[求助] ZYNQ与i.mx的对比？	YYFFLLMMNN 2018-5-9	02096	YYFFLLMMNN 2018-5-9 15:29
[活动] 基于Spartan-6 FPGA的DDR2设计经验总结精华1 ...2 3 4 5 6	wdzfd 2012-6-25	5937669	asf321 2018-5-9 14:20
[讨论] 在一个设计项目中如何选择总线架构？AHB or AXI?	shadowzbwww 2018-5-9	02258	shadowzbwww 2018-5-9 10:13
[求助] 数字设计的有关问题	勇敢的小牛 2018-5-8	12184	xw406992972 2018-5-9 08:49
[求助] 如何动态的配置Xilinx Kintex7 FPGA的IO电平？	504472832 2018-4-24	12919	neufeifatonju 2018-5-8 15:21
[求助] Verilog中TASK是不是只有组合逻辑时才可以综合？ ...2 3 4	cleocss 2010-8-14	3727820	fzm2152 2018-5-8 15:20
[求助] xilinx planahead 绕线约束问题 (求高手帮助)	GHHrabbit 2018-5-2	21880	neufeifatonju 2018-5-8 15:08
[原创] FPGA中高性能异步复位信号的实现 ...2	Timme 2013-8-2	107210	hujunilove 2018-5-8 14:33
[求助] Synopsys 仿真求助	ziki16 2018-5-8	01985	ziki16 2018-5-8 02:47
[求助] 运放反馈电阻接nmos管什么作用	jiang017 2018-5-7	01905	jiang017 2018-5-7 16:59
[求助] 运放反馈电阻接nmos管什么作用	jiang017 2018-5-7	01525	jiang017 2018-5-7 16:58
[求助] QUARTUS 13.1 FFT IP核调用时序报错	monsterkaifa 2018-5-6	02153	monsterkaifa 2018-5-6 22:02
[求助] 请问各位大神，为什么我加了ila之后无法生成bitstream？注释掉后能正常生成	江东小霸王 2018-5-6	02537	江东小霸王 2018-5-6 15:41
[求助] 电路图出现问题	4564135103 2018-5-1	12063	Apollo912 2018-5-5 22:51
ARM、DSP、FPGA的技术特点和区别精华1 ...2 3	weizl 2007-5-25	218910	Apollo912 2018-5-5 22:50
[求助] systemverilog是否支持同名不同参数的方法重载或覆盖？	american007 2018-4-28	22310	Apollo912 2018-5-5 22:49
[求助] 关于fifo的问题(verilog)求高手帮助 ...2	c134 2018-4-30	135020	Apollo912 2018-5-5 22:48
[求助] 求带基本EDA工具的linux 虚拟机	chenzhongzi 2017-2-11	32554	Apollo912 2018-5-5 22:44
[求助] 标准单元库如何仿真时序	xiaozh 2018-2-23	22534	Apollo912 2018-5-5 22:43
[求助] 运行dc中 compile_ultra没有许可但是运行compile 没问题	爱谁谁吧 2018-5-4	42450	爱谁谁吧 2018-5-5 15:47
[求助] 使用cadence综合Verilog生成的网表有些不对	839219928 2018-4-28	42295	phoenixson 2018-5-5 08:42
[招聘] 5000元寻找做LED可见光通信的同学做个开发，现金报酬	chenwen3678 2018-5-5	01776	chenwen3678 2018-5-5 00:27
[招聘] 招聘今年毕业数字IC设计应届生（实习生也可）	秦时明月2016 2018-4-11	43317	秦时明月2016 2018-5-4 15:40
[求助] 有没有大佬用过OV7670摄像头？	哈哈1234 2018-5-2	42404	wsyctot 2018-5-4 09:45
[调查] 3000元寻做“三维点云”方面的同学，完成任务就拿走现金报酬	chenwen3678 2018-5-3	02219	chenwen3678 2018-5-3 13:43
[求助] 请问大家virtuoso@schematic CDL导出的netlist怎样能转换成门级网表？？	liamy2009 2011-6-29	24251	腐朽的青春99 2018-5-2 17:54
[求助] xilinx aurora 光纤通信	Dream_cluster 2018-4-15	54484	Dream_cluster 2018-5-2 10:46
[讨论] FPGA的光纤通信问题	Dream_cluster 2018-5-2	02833	Dream_cluster 2018-5-2 10:20
[求助] 上电复位电路	4564135103 2018-5-1	01728	4564135103 2018-5-1 18:28

1 ... 230 231 232 233234235 236 237 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 5 |主题: 31133|排名: 6

快速发帖

浏览过的版块

站长推荐 /1