设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 如何用vcs编译verilog+vhdl
返回列表 发新帖
查看: 3229|回复: 6

[求助] 如何用vcs编译verilog+vhdl

[复制链接]
ckzuan
发表于 2012-5-3 10:12:36 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
我用的编译命令是vcs -RI +v2k -f  **.lst ，编译vhdl文件报错。
如何

相关帖子
回复

举报

r0500s2005
发表于 2012-5-3 13:50:16 | 显示全部楼层
直接读 vhdl 或者改成“*.lst”试一下
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

ComTTest
发表于 2012-8-24 10:42:22 | 显示全部楼层
要用vcsmx
回复 支持 反对

举报

小丫
发表于 2012-8-24 14:25:17 | 显示全部楼层
没错，一般vcs只能支持verilog，VHDL用schilloco。vcs-mx两种都支持
回复 支持 反对

举报

gerry1812
发表于 2012-8-24 22:31:13 | 显示全部楼层
同意ls。。。
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

qwpsmile
发表于 2012-8-25 12:43:15 | 显示全部楼层
学习了。
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

honglin23
发表于 2018-8-9 15:30:42 | 显示全部楼层
xuexixuexi
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 12:48 , Processed in 0.020781 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表